【从零开始学习 SystemVerilog】3.3、SystemVerilog 控制流—— if-else（ ‘unique‘ 和 ‘priority‘）

条件if-else语句用于决定是否执行语句。

SystemVerilog为违规检查引入了以下if-else结构。

• unique-if
• unique0-if
• priority-if

unique-if, unique0-if

unique-if以任何顺序评估条件并执行以下操作：

• 除非有明确的else，否则当所有if条件都不匹配时，报告错误。
• 如果在if-else条件中找到多个匹配项，则报告erorr

与unique-if不同，如果所有条件都不匹配，unique0-if不会报告违规