王道计算机组成原理课本课后习题错题总结

第一章

1. CPU 不包括【C】
   A 地址寄存器
   B 指令寄存器
   C 地址译码器
   D 通用寄存器
2. 运算器不包括【D】B
   A 状态寄存器
   B 数据总线
   C ALU
   D 地址寄存器
3. 下列【D】A属于应用软件
   A 操作系统
   B 编译程序
   C 连接程序
   D 文本处理
4. 下列叙述中，正确的是【Ⅱ，Ⅲ】
   Ⅰ，实际应用程序的测试结果能够全面代表计算机的性能
   Ⅱ，系列机的基本特征是指令系统向后兼容
   Ⅲ，软件和硬件在逻辑功能上是等价的
5. 在CPU的组成中，不包括【B】D
   B存储器
   D寄存器
6. 相联存储器既可以按内容寻址，又可以按地址寻址
7. 计算机系统的层次结构可以分为6层，其层次之间的依存关系是【B】
   A 上次层之间无关系
   B 上层实现对下层的功能扩展，而下层是实现上层的基础
   C 上层实现堆下层的扩展作用，而下层对上层有限制作用
   D 上层和下层的关系是相互依存，不可分割的
8. 计算机中，CPU的CPI和下次什么因素无关【A】
   A 时钟频率
   B 系统结构
   C 指令集
   D 计算机组织
   9.【2020年统考真题】下列给出的部件中，其位数一定与机器字长相同的是【一，三】
   Ⅰ，ALU
   Ⅱ，指令寄存器
   Ⅲ，通用寄存器
   Ⅳ，浮点寄存器

第二章

1. 对真值零表示形式唯一的机器数是补码和移码
2. 由 $[x{]}_{补}$ 求 $[-x{]}_{补}$——由 $[x{]}_{补}$ 连同符号位一起取反，末位加一
3. 在串行进位的并行加法器中，影响加法器运算速度的关键因素是【C】
   A 门电路的级延迟
   C 进位传递延迟
4. 加法器的每位进位生成信号g为【$X_i{Y}_i$】
5. 关于模4补码，下列说法正确的是【B】
   B 每个模4补码存储时只需要一个符号位
   C 存储每个模4补码需要两个符号位
6. 若 $[X{]}_{补}=X_0.X_1{X}_2\cdots X_n$,其中 $X_0$ 为符号位， $X_1$ 为最高数位。若（$X_0\ne X_1$）,则当补码左移时，将会发生溢出。
7. x，y为定点整数，其格式为1位符号位，n位数值位，若采用补码一位乘法实现乘法运算，则最多需要（n+1）次加法运算
8. 实现N位（不包括符号位）补码一位乘法时，乘积为【2N+1】
9. 在原码不恢复余数法（又称原码加减交替法）的算法中
   仅当最后一步不够减时，才恢复一次余数
10. 下列关于补码除法说法正确的是【B】
    A 补码不恢复除法中，够减商0，不够减商1
    B 补码不恢复余数除法中，异号相除时，够减商0，不够减商1
    C 补码不恢复除法中，够减商1，不够减商0
11. 下列关于各种移位的说法中正确的是 【1，2，3】
    1，假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度
    2，在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同
    3，在算术移位的情况下，双符号位的移位操作只有低符号位需要参加移位操作
12. 在计算机中有一个8位加法器，带符号整数x 和y 的机器数用补码表示，$[x{]}_{补}$ = F5H，$[y{]}_{补}$ = 7EH,，如果在该加法器中计算x–y，则加法器的低位进位输入信息和运算后的溢出标志OF分别是 1，1
13. 某计算机中的字长位8位，CPU有一个8位加法器，已知无符号数x = 69，y=38，如果在该加法器中计算x-y，则加法器的两个输入端信息和输入的低位进位信息分别为【】
    0100 0101，1101 1001，1
14. 在规格化浮点运算中，若某浮点数为 $2^5\ast 1.10101$，其中尾数为补码表示，则该数【C】A
    A 不需要规格化
    C 需将尾数左移一位规格化
15. 尾数用原码表示不是规格化浮点数的是【B】
    A 1.100000
    B 1.011101
    C 0.111101
    D 0.1000010
16. 浮点数的IEEE754标准对尾数编码采用的是【原码】补码
17. 设浮点数共12位，其中阶码含1位阶符共4位，以2为底，补码表示；尾数含1位数符，补码表示，规格化，则该浮点数所能表示的最大整数位【$2^7-1$】2^7
18. 若浮点数的尾数用补码表示，则下列【D】的尾数是规格化数形式
    A 1.11000
    B 0.01110
    C 0.01010
    D 1.00010
19. 设浮点数的基数为4，则下列是规格化数的是【C】
    A 1.001101 B 0.001101 C 1.011011 D. 1.00010
20. 下列关于舍入的说法，
    A 不仅仅只有浮点数需要舍入，定点数也需要舍入 ×
    B 在浮点数舍入中，只有左规格化时可能需要舍入 ×
    C 在浮点数舍入中，只有右规格化时可能需要舍入 ×
    对阶和右规格化都有可能舍入
    D 在浮点数舍入中，左右规格化都有可能要舍入 ×
    E 舍入不一定产生误差 √
21. 【2015年统考真题】下列有关浮点数加减法运算的叙述中，【全部正确】
    1，对阶操作不会引起阶码上溢或下溢
    2，右规和尾数舍入都可能引起阶码上溢
    3，左规时有可能引起阶码下溢
    4，尾数溢出时结果不一定溢出

第三章

1. 磁盘属于【D】C
   C 顺序存取存储器（SAM）-磁带
   D 直接存取存储器（DAM）介于随机存取和顺序存取之间
2. 存储器的存取周期是【C】D
   C 存储器进行连续读写操作所允许的最短时间间隔
   D 存储器进行一次读或写操作所需的平均时间
3. 若某存储器存储周期为250ns，每次读出16位，该存储器的数据传输率是【C】D
   C 8*$10^{6}B/s$
   D $8\ast 2^{20}B/s$
4. 【2011年统考真题】下列各类存储器中，不采用随机存期方式的是【B】
   A EPROM B CD-ROM C DRAM D SRAM
5. 某一SRAM芯片，其容量为1024*8位，除电源和接地端外，该芯片的引脚的最小数目为【21】
6. 下面有关DRAM和SRAM存储器芯片的叙述错误的是【Ⅱ，Ⅲ】
   Ⅰ，DRAM芯片的集成度比SRAM芯片的高
   Ⅱ，DRAM芯片的成本比SRAM的高
   Ⅲ，DRAM芯片的速度比SRAM高
   Ⅳ，DRAM芯片工作时需要刷新，SRAM芯片不需要
7. 下列说法中，正确的是【C】D
   C 半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
   D 半导体RAM是非易失性RAM
8. 某一DRAM芯片，采用地址复用技术，其容量为1024*8位，除电源和接地端外，该芯片的引脚数量最少是【17】（行列选通各一根2+2+5+8）
9. 下列说法正确的是【B】D
   B EPROM是可改写的，但不能作为随机存储器
   D EPROM是只能改写一次，但不能作为随机存储器
10. 已知单个存储体的存储周期为110ns，总线传输周期为10ns，采用低位交叉编址的多模块存储器时，存储体应【大于等于11】$m\ge T/r$
11. 一个四体并行交叉存储器，每个模块的容量是64K*32位，存取周期是200ns，总线周期是50ns，则【B】是正确的
    A 在200ns内，存储器能向CPU提供256位二进制信息
    B 在200ns内，存储器能向CPU提供128位二进制信息
    C 在200ns内，存储器能向CPU提供32位二进制信息
12. 下列说法正确的是【2，3】1,3
    1,高位多体交叉存储器能很好的满足程序的局部性原理
    2,高位四体交叉存储器可能在一个存储周期内连续访问4个模块
    3,双端口存储器可以同时访问同一个区间，同一个单元
13. 地址总线 $A_0(高位)$~$A_{15}(低位)$，用 4K*4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是【A】D
    A $A_2{A}_3$
    D $A_{14}{A}_{15}$
14. 如图所示，若低位（$A_0$~ $A_{11}$），接在内存芯片地址引脚上，高位地址（$A_{12}$~$A_{19}$）进行片选译码（其中 $A_{1}4$~$A_{16}$未参加译码），且片选信号低电平有效，则对图中所示的译码电路，不属于次译码空间的地址【D】C
    
    译码输出的逻辑表达式应该为
    $\overline{CS}=\overline{A_{19}(A_{18}+A_{17})A_{15}{A}_{13}{A}_{12}}$
    A 1010 1011 去掉14位和16位为 101 111
    B 101 111
    C 111 111
    D 111 110
15. 下列关于磁盘的说法中，错误的是【B】C
    B RAID 技术可以提高磁盘的磁记录密度和磁盘利用率
    C 未格式化的硬盘容量要大于格式化后的实际容量
16. 下列关于固态硬盘（SSD）的说法中，错误的是【D】C
    A 基于闪存的存储技术
    B 随机读写性能明显高于磁盘
    C 随机写比较慢
    D 不易磨损
17. 关于Cache的更新策略
    写操作时，全写法和回写法在写命中时应用
    写操作时，写分配法和非写分配法在失效时应用
18. 地址映射表即标记阵列
19. 对于由高速缓存、主存、硬盘构成的三级存储体系，CPU访问该存储系统时发送的地址为【C】B
    B 虚拟地址
    C 主存物理地址
20. 假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需要1个时钟周期，存储器准备一个数据需要8个时钟周期，总线上每传送一个数据需要1个时钟周期。若主存和Cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则Cache的一次缺失损失至少为【8*（1+1+8）】
21. 在虚拟存储器中，当程序执行时，由【操作系统】完成地址映射装入程序
22. 虚拟存储器的常用管理方式由段式、页式、段页式，对于他们在与主存交换信息时的单位，以下表述正确的是【D】C
    C 段页式采用段和页
    D 页式和段页式均仅采用“页”
23. 【2019年统考真题】下列关于缺页处理的叙述中，错误的是【D】
    A 缺页是在地址转换时CPU检测到的一种异常
    B 缺页处理由操作系统提供的缺页处理程序来完成
    C 缺页处理程序根据页故障地址从外村读入所缺失的页
    D 缺页处理完成后回到发生缺页的指令的下一条指令执行
24. 【2020统考真题】下列关于TLB和Cache 的叙述中，错误的是【D】B
    A 命中率都与程序局部性有关
    B 缺失后都需要去访问主存
    C 确实处理都可以由硬件实现
    D 都由DRAM存储器组成

第四章

1. 简化地址结构的基本方法是尽量采用【B】A
   A 寄存器寻址 B 隐地址
2. 假定指令中地址码所给出的是操作数的有效地址，则该指令采用【A】D
   A 直接寻址 D 间接寻址
3. 假设某条指令的第一个操作数采用寄存器间接寻址方式，指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址为1200H的单元中的内容为12FCH，地址为12FCH的单元中的内容为38D8H，而地址为38D8H的单元中内容为88F9H，则该操作数的有效地址为【A】B
   A 1200H B 12FCH
4. 【2013年统考真题】假设变址寄存器R的内容为1000H，指令中的形式地址为2000H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下**$访问到的$操作数**是【D】C
   C 3000H D 4000H
5. 某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别是寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store指令中偏移量的取值范围是【A】
   A -32768~+32767
   32-8-4-4
6. 【2019年统考真题】某计算机采用大端方式，按字节编址。某指令中操作数的机器数为1234 FF00H，该操作数采用基址寻址方式，形式地址位FF12H，基址寄存器的内容为F000 0000H，则该操作数的LSB（最低有效字节）所在的地址是【D】B
   B F000 FF15H
   D EFFF FF15H
   1111111100010010 = -EE
   F000 0000 - EE= EFFF FF12H
   LSB 12+3=EFFF FF15H
7. 下列叙述中，【A】是正确的
   A RISC机一定采用流水技术
   B 采用流水技术的机器一定是RISC机
   C RISC机器的兼容性优于CISC机
   D CPU配备很少的通用寄存器
8. 下列描述中，不符合RISC指令系统特点的是【B】D
   B 寻址方式种类尽量减少，指令功能尽可能强
   D 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令
9. 以下有关RISC的描述中，正确的是【D】
   A 为了实现兼容，新设计的RISC是从原来CISC系统的指令系统中挑选一部分实现的
   B 采用RISC技术后，计算机的体系结构又恢复到了早期的情况
   C RISC 的主要目标是减少指令数，因此允许以增加每条指令的功能的方法来减少系统所包含的指令数
   D 以上都不对
   RISC复杂的功能由简单的指令组合而成

第五章

1. 条件转移指令执行时所依据的条件来自【B】C
   B 标志寄存器
   C 程序计数器
2. 指令周期由一个到几个机器周期组成，第一个机器周期是【A】
   A 从主存中取出指令字
   D 从主存中取出指令的地址
3. 下列有关机器周期的说法中，错误的是【D】A
   A 通常把通过一次总线事务访问一次主存或I/O的时间定为一个机器周期
   D 每个指令周期都包含一个中断响应机器周期
   只有在出现中断请求时才会进入中断周期
4. 执行各条指令的机器周期数可变，各机器周期的长度可变
5. 采用CPU内部总线的数据通路的特点：结构简单，实现容易，性能较低，存在较多的冲突现象；不采用CPU内部总线方式的数据通路的特点：结构复杂，硬件量大，不易实现，性能高，基本不存在数据冲突现象
6. 【2016年真题】单周期处理器中所有指令的指令周期为一个时钟周期，错误的是【A】C
   A 可以采用单总线结构通路
   C 指令执行过程中控制信号不变
7. 在微程序控制器中，形成微程序入口地址的是【C】B
   C 机器指令的操作码字段
   B 微指令的微地址码字段
8. 微程序控制器的速度比硬布线控制器慢因为：【D】C
   D 增加了从控制存储器读取微指令的时间
   C 增加了从指令寄存器读取微指令的时间
9. 以下说法中，正确的是【D】B
   D 一条微指令存放在控制器的一个控制存储器单元中
   B 控制存储器由RAM电路组成【ROM】
10. 某带中断的计算机指令系统共有101中操作，采用微程序控制方式，控制存储器相应最少有【103】个微程序
11. 下列说法正确的是【3】
    2.若采用微程序控制方式，则可采用 $\mu PC$ 代替 PC
12. 控制存储器也可用ROM实现
13. 下列部件中属于执行部件的是【2，3，4】
    1 控制器 2 存储器 3 运算器 4 外围设备
14. 【2017年统考真题】下列关于主存储器和控制存储器cs 的叙述，错误的是【B】D
    B MM 按地址访问，cs 按内容访问
    D MM用rom和ram 实现，cs 用rom实现
15. 主存故障引起的中断是【C】A
    A 故障异常
    C 硬件中断
16. 下列关于异常和中断响应的叙述，错误的是【C】B
    B 中断请求检测由CPU在每条指令执行结束时，取下条指令之前进行
    C CPU 检测到异常事件后所做的处理和检测到中断请求后所做的处理完全相同
17. 【2021年统考真题】异常事件在当前指令执行过程中进行检测，中断请求则在当前指令执行后进行检测。下列事件中，相应处理程序执行后，必须回到当前指令重新执行的是【B】D
    B 页缺失
    D 打印机缺纸
18. 关于流水线技术的说法中，错误的是【B】C
    C 流水线按序流动时，在RAW，WAR和WAW中，只可能出现RAW相关
    只可能出现没有等到上一条指令写入，当前指令就去读寄存器的错误。
    B 与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求
19. 【2010统考真题】下列不会引起指令流水线阻塞的是【A】C
    A 数据旁路
    C 条件转移
20. 【2017年统考真题】下列关于超标量流水线技术特性的叙述中，正确的是【2，3】
    1.能缩短流水线功能端的处理时间
    2.能在一个时钟周期内同时发射多条指令
    3.能结合动态调度技术提高指令执行并行性
21. 【2017年统考真题】下列关于指令流水线数据通路的叙述错误的是【A】
    A 包含生成控制信号的控制部件
    B 包含算术逻辑运算部件
    C 包含通用寄存器组和取值部件
    D 由组合逻辑电路和时序逻辑电路组合而成
    控制部件根据每条指令功能的不同生成对数据通路的控制信号
22. 下列关于多处理器的说法中，正确的是【1，2，3】
    1一般采用偶数路CPU 如2路、4路、6路等
    2NUMA构架比UMA构架的运算扩展性要强
    3UMA构架需要解决的重要问题是Cache一致性

第六章

1. 计算机使用系统总线结构便于增减外设，同时【C】D
   C 减少信息传输线的条数
   D 提高信息传输的并行性
2. 系统总线中地址总线的作用【指定主存和I/O设备接口电路的地址】
3. 在单机系统中，三总线结构计算机的总线系统组成是【C】B
   B 数据总线地址总线控制总线
   C DMA总线，主存总线和I/O总线
   A片内总线、系统总线和通信总线是按照功能层次划分的
4. 采用局部总线技术的作用是【节省系统的总带宽】
5. 【2012年统考真题】下列关于USB总线特性的描述中，错误的是【D】
   A 可实现外设的即插即用和热插拔
   B 可通过级联方式连接多台外设
   C 是一种通信总线，连接不同外设
   D 同时可传输2位数据，数据传输率高
6. 【2013年统考真题】下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是【USB】
7. 【2017年统考真题】下列关于多总线结构的叙述中，错误的是【D】
   A 靠近CPU的总线速度较快
   B 存储器总线可支持突发传送方式
   C 总线之间须通过桥接器相连
   D PCI-Express*16采用并行传输方式【串行】
8. 【2021年统考真题】下列关于总线的叙述中，错误的是【C】B
   B 同步总线由时钟信号定时，时钟频率不一定等于工作频率
   C 异步总线由握手信号定时，一次握手过程完成一位数据交换
9. 异步总线中，传送操作按需分配时间

第七章

1. 下列关于通道程序的叙述中，正确的是【A】B
   A 通道程序存放在主存中
   B 通道程序存放在通道中
2. 打印机从打字原理的角度区分，可分为点阵式打印机和活字式打印机×
3. 【2010年统考真题】假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率位16001200，颜色深度位24位，帧频为85HZ，显存带宽的50%用来刷新屏幕。则需要的显存总带宽至少约为【7834Mb/s】1600120024bit85Hz*2
4. 下列叙述中正确的是【D】c
   C 访问存储器的指令一定不能访问I/O设备
   D 只有在具有专门I/O指令的计算机中，I/O设备才可以单独编址
5. 就统一编址而言，就I/O设备而言，其对应的I/O地址说法错误的是【D】
6. 磁盘驱动器向盘片磁道记录数据时采用串行方式写入
7. 程序员进行调用访问设备使用的是逻辑地址
8. 【2014年统考真题】叙述错误的是【D】C
   C 采用独立编址方式时，I/O端口地址和主存地址可能相同
   D 采用统一编址方式时，CPU不能用访存指令访问I/O端口
9. 总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用cpu的判优方式
10. 当有中断源提出请求时，CPU可执行相应的中断服务程序，可以提出中断的有【浮点数运算上溢】浮点数运算下溢
11. 程序中断需要保护现场，DMA方式不需要
12. 能产生DMA请求的总线部件是【具有DMA接口的设备】高速外设 、需要与主机批量交换数据的外设都不行
13. 中断响应由高到低的优先次序宜用【B】C
    B 访管。程序性。重新启动
    C 外部。访管。程序性
14. 在配有管道的计算机系统中，用户程序需要输入输出时引起的中断是【A】访管中断不是I/O中断
15. 下列不属于程序控制指令的是【中断隐指令】
16. 在中断响应周期中，由【中断隐指令】将允许中断触发器置零而不是开中断指令
17. 设置中断屏蔽标志可以改变【多个中断服务程序执行完的次序】
18. 在各种I/O方式中中断方式的特点是【Cpu与外设并行工作，传送与主程序串行工作】，DMA方式的特点是【Cpu与外设并行工作，传送与主程序并行工作】
19. 在DMA传送方式中，由【外部设备】发出DMA请求，在传送期间总线控制权由DMA控制器掌握
20. CPU响应DMA请求的条件是当前【机器周期】执行完 指令周期
21. 在主机和外设的信息传送中【DMA】不是一种程序控制方式-硬件
22. 【2013年真题】中断I/O方式下数据传送通过软件完成，DMA方式下数据传送通过硬件完成 √
    中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外设设备
23. 【2021年统考真题】仅在用户态下，cpu才能检测和响应中断×
    进入中断响应周期时，cpu一定处于中断允许（开中断）状态。