FPGA 学习笔记：IP Clocking Wizard 的基本操作

前言

• 最近使用FPGA 的 MicroBlaze IP 时，加人了 IP Clocking Wizard，这个IP 是用来生成时钟的

• 一般FPGA 设计时，会使用一个外部晶振，如40MHz、50MHz 这样的外部晶振作为系统的时钟输入，但是如果想使用更多的时钟，如100MHz、150MHz、200MHz等，增加外部晶振可以，但是增加了硬件成本，FPGA 内部有时钟管理的模块，可以使用 IP Clocking Wizard 生成常用的时钟

• 注意：IP Clocking Wizard 不能产生任意的时钟输出，类似于单片机的PLL配置，可以产生一些分配、倍频的时钟

操作方法

• IP Clocking Wizard 默认在 Vivado 的 【Block Design】中添加与配置，当然也可以删除

改个名字：

• 直接双击 IP Clocking Wizard，无法改名，是灰色只读的，但是选中后，右键：【Block Properties…】，查看并修改 IP模块的名字