verilog之wire vs reg区别 - 码农知识堂 - 文章详情页

verilog之wire vs reg区别
文章目录
- 一、wire vs reg
  
  二、实例
一、wire vs reg

wire线网:
- 仅支持组合逻辑建模
- 必须由assign语句赋值
- 不能在always块中驱动
- 用于连接子模块的输出
- 用于定义模块的输入端口
reg寄存器：
- 可支持组合逻辑或时序逻辑建模
- 必须在always块中赋值
二、实例
```
wire [7:0] cnt;
assign cnt = 8'b1111_1111;

//
reg [1
2
3
4
```
相关阅读:
【java表达式引擎】二、表达式引擎finexpr
gradle使用笔记整理
 java 企业工程管理系统软件源码+Spring Cloud + Spring Boot +二次开发+ MybatisPlus + Redis
C++&QT day11
【LeetCode】一文吃透线段树（附例题）
three.js 第一节 - 场景、相机、渲染器
 基于Amazon EC2和Amazon Systems Manager Session Manager的堡垒机设计和自动化实现
 使用mitmproxy抓包详细记录（一）
DRF-认证权限频率
 不变子空间
原文地址：https://blog.csdn.net/zuoph/article/details/134450571