【计算机组成与体系结构Ⅰ】章节测试（1-3）

【计算机系统概述】【数据的机器级表示】【运算方法和运算部件】

下列是计算机中几种常见的机器数编码： ①原码 ②反码 ③补码 零的表示唯一的是（ ）

A．仅③   B．②  C．①、② D．①、③  

下列采用偶校验的8位奇偶校验编码中正确的是（ ）

A．10111010     B．11110011      C．01100111      D．00000001

下列关于IEEE754单精度数的描述，错误的是（ ）

A．阶码采用移码 

B．尾数采用补码   

C．便于软件移植    

D．尾数的有效数字为24位  

下列关于浮点数规格化目的的描述中,不正确的是（ ）

A．提高了存储数据的表示精度

B．简化浮点数运算

C．防止运算溢出

D．使数据的表示方式惟一，简化了数据交换 

下列关于运算的描述中，错误的是（）

A．符号相同的两个数相减不会发生溢出 

B．符号相异的两个数相加不会发生溢出

C．逻辑运算过程中不产生进位或借位 

D．浮点数乘法运算需要进行对阶操作

加法器采用先行进位（快速进位）的目的是（ ）

A．优化加法器的结构

B．加速进位位的产生

C．保证运算结果正确 

D．正确传递进位位

下面关于溢出的叙述中不正确的是

A．浮点数溢出的条件是阶码溢出

B．定点运算器产生溢出的原因是运算结果超出了定点数的表示范围

C．当定点运算器采用双符号位时，若运算结果的双符号位不同则溢出

D．当定点运算器采用单符号位时，若运算结果的数值的最高有效数字位有进位，则溢出

某计算机字长8位 ，两个有符号整数[x]补 = 81H , [y]补 =A1H，在该机中执行算术运算x +y后得到的结果及相应溢出标志位OF的值分别为( )

A．24H ，0

B．22H， 0

C．23H，1

D．22H，1 

IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它所能表示的最大规格化正数为( )。

A. +(2-2^23)×2^+127   

B. +(1-2^23)×2^+127    

C. +(2-2^23)×2^+255    

D.2^+127-2^23

假设 1次ALU 运算用1个时钟周期，移位一次需要一个时钟周期，则最快的32位原码1位乘法所需的时钟周期数大约为（）

A.32

B.64

C.96.

D.63

以下有关原码1位乘法器要点的叙述，错误的是：

A.符号位和数值为单独处理，符号位用异或门生成。

B.通过循环执行“加法”和“移位”得到乘积

C.计算过程中，ALU是否进行部分积与被乘数的加法运算由乘数寄存器的最低位决定

D.移位时，将进位位、部分积、乘数部分一起左移

对于IEEE 754 的单精度浮点数加减运算，只要对阶操作得到的两个阶码之差的绝对值|ΔE|大于等于（   ）就无需继续后续处理，此时结果直接取阶码大的那个数。

A 23

B 24

C 25

D 26

某计算机字长为8位，其CPU中有一个8位加法器。已知带符号整数x=–69，y=–38，现要在该加法器中完成x–y的运算，则该加法器的两个输入端信息和输入的低位进位信息分别为__。

假设某个8位寄存器中的内容为10010010，若它表示的是一个无符号整数，则该数逻辑右移一位后的值为_________；若它表示的是一个有符号数，并且是其补码表示，则该数算术右移一位后的值为_________.

考虑以下C语言程序代码： short s=-8196; unsigned short us=s; 则执行上述代码后，us的十进制值为______.

 

 x=(0.5) 10  y=(-0.25)10, 采用IEEE754表示单精度数，请给出x+y计算步骤。

分析以下程序和现象。

#include

 int main()

{   

     double c;

     double d;

     double a = 2.45;

     double b =1e20;     

     c=(a+b)-1e20;

     d= a+(b-1e20);    

printf("%f, %f \n", c, d);

   }

c 0.000000

d 2.450000

解释出现现象的原因

---

【指令系统】

指令系统采用不同寻址方式的目的是( )

A．实现存贮程序和程序控制

B．缩短指令长度，扩大寻址空间，提高编程灵活性

C．可直接访问外存

D．提供扩展操作码的可能并降低指令译码的难度

下列寻址方式中，执行速度最快的是（）

A. 寄存器寻址 

B. 相对寻址

C. 直接寻址

D. 存储器间接寻址

下列关于一地址指令的描述中正确的是()

A.只能对单操作数进行加工处理

B.只能对双操作数进行加工处理

C.既能处理单操作数也能处理双操作数

D.必须隐含提供另一个操作数

指令执行所需的操作数不会来自()

A.指令寄存器IR

B.主存

C.通用寄存器

D.变址寄存器

支持扩展寻址空间范围的寻址方式是( )

A.变址寻址

B.相对寻址

C.基址寻址 

D.间接寻址

偏移寻址通过某个寄存器内容与一个形式地址相加形成有效地址，下列寻址方式中，不属于偏移寻址的是()

A. 间接寻址 

B.基址寻址

C.相对寻址

D.变址寻址

某机器有一个标志寄存器，其中进位/借位标志CF、零标志ZF、符号标志SF、溢出标志OF，条件转移指令BGT(无符号整数比较，大于时转移)的转移条件是（）

A.CF+OF=1

B. /SF+ZF=1 (“/” 表示取反)

C. /(CF+SF)=1 (“/” 表示取反) 

D. /(CF+ZF)= 1 (“/” 表示取反)

下列寻址方式中，最适合按下标顺序访问一维数组元素的是_。

        A.相对寻址B.寄存器寻址C.直接寻址D.变址寻址

某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令56条，二地址指令207条，每个地址字段为8位，则指令字长至少应该是_。

        A. 24位B . 26位C. 28位D. 32位

---

【中央处理器】【指令流水线】【存储器分层体系结构】【互连及输入输出组织】

 在CPU中跟踪指令后继地址的寄存器是___。

A 主存地址寄存器

B 程序计数器 （我的答案）

C 指令寄存器

D 状态条件寄存器

下面描述的RISC机器基本概念中，正确的表述是 __。

A. RISC机器不一定是流水CPU.

B. RISC机器一定是流水CPU. （我的答案）

C. RISC机器有复杂的指令系统.

D. CPU配备很少的通用寄存器.

目前现代CPU内主要含有 ___。

A. 运算器

B. 控制器

C. 运算器，控制器和cache （我的答案）

D. 运算器，控制器和主存储器

某计算机的控制器采用微程序控制器方式，微指令中的操作控制字段采用直接表示法，共有33个微命令，这33个微命令分为5个互斥的类，每类中分别包含7，3，12，5和6个微命令，若采用编码表示则需要操作控制字段有___。

A. 5位

B. 6位

C. 15位 （我的答案）

D. 33位

 下列给出的指令系统中，有利于实现指令流水线的是___。

①指令格式规整且长度一致②指令和数据按照边界对齐存放③只有Load/Store 指令才能对操作数进行存储器访问

A.仅①和②

B. 仅②、③

C.仅①和③

D.①，② ，③ （我的答案）

某计算机字长32位，在执行指令的顺序寻址时，PC为32位，PC增量值为___。

A．1

B．2

C．4 （我的答案）

D．8

存储器是计算机系统的记忆设备，它主要用来____。

A. 存放数据    B. 存放程序   C. 存放数据和程序   D. 存放微程序

某计算机存储器按照字节编址，主存地址空间大小为64MB,用4M*8的RAM扩展成为32MB的主存储器，请问存储器地址寄存器（AR或MAR）是_____  

A. 22位

B. 23位

C. 25位

D.26位 （我的答案）

一个容量为4K×16位的存储器，其地址线和数据线的总和是_

A 20

B. 24

C. 28 （我的答案）

D. 30

一个具有24位地址和8位字长的存储器，若存储器由4M×1位的RAM芯片组成，需要片_。

A. 48

B. 24

C. 8

D. 32 （我的答案）

需要可以用作Cache的存储器芯片是 _。

A RAM

B DDR

C SRAM （我的答案）

D.SDRM

假设主存按照字节编址，cache共有64行，采用直接映射方式，主存块的大小为32字节，所有编号都从0开始，问2593号单元所在的主存块与Cache对应行（块）是：_

A 1

B 17 （我的答案）

C 34

D 63

以下叙述中，错误的是 _

A TLB就是快表，即转换后援缓冲器

B快表中存放着当前进程中常用页表项

C 快表命中时，在L1 cache 中一定会命中 （我的答案）

D 快表也是一种页表项的高速缓存，一定在CPU中

假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽约为 ______ 。

A．10 MB/s

B．20 MB/s （我的答案）

C．40 MB/s

D．80 MB/s

假设计算机系统中软盘以中断方式与CPU进行数据交换，主频为50MHz，传输单位为16位，软盘的数据传输率为50KB/s。若每次数据传输的开销（包括中断响应和中断处理)为100个时钟周期，则软盘工作时CPU用于软盘数据传输的时间占整个CPU时间的百 分比是______。

A．0%

B．5% （我的答案）

C．1.5%

D．15%

1．根据下面双总线结构模型计算机的数据通路，（1）写出指令“SUB R1，R3”指令周期流程图（2）设计水平微指令格式中的操作控制字段。

 已知，“SUB R1，R3”此指令功能为R3-R1®R1. M为主存，DR为数据缓冲器，IR指令寄存器，PC程序计数器，AR为地址寄存器，X,Y为暂存寄存器，与ALU直接相连。ALU完成加或减操作由+、-信号 控制，通路上每个部件都有控制信号。

2  （1）某直接映射的高速缓存为128B, 每块（行）为4个字，即4*32位（16B）,主存容量4096B,写出缓存地址和主存地址构成。

     （2）什么是程序的局部性原理？

3  某外传送信息的最高频率为40K次/秒，而相应的中断处理程序的执行时间为40ms,问该外设是否可以采用中断方式工作？为什么？