AD9680配置与数据还原说明

1 概述

本文用于说明AD9680配置与数据还原使用情况。本文以采样率1000MHZ为例说明AD9680的常规配置与数据还原过程。

2 AD9680简介

AD9680是ADI公司的一片14bit 采样率高达1GSPS的JESD204B接口的模拟转数字的转换器（ADC）。

其功能框图如下。

由上图可知，本芯片有2路输入，配置寄存器的方式为SPI。其SPI的配置时序如下所示。

3 AD9680常规配置

3.1 项目需求

两路ADC输入，采样率为1000MSPS，采样时钟1000MHZ。

3.2 项目分析

JESD204B的主要参数如下所示，由于本项目需要2个通道ADC，所以我们选择的参数为下图中红线所示。

​

由于AD9680是支持JESD204B（subclass 1）,所以，首先需要确定提供的时钟与sysref的频率。

由datasheet可知，sysref信号的周期必须是LMFC的整数倍，其说明如下：

​ 根据资料可知LMFC= ADC clock /(S x K) = （1000）/(1x32)= 31.25MHZ

​ 即SYSREF的的周期需要为31.25MHZ的整数倍，而本例程设置的是7.8125MHZ，周期是LMFC(31.25MHZ)的4倍，频率的1/4.

​

Line rate = 10 x fout = 10Gbps；

GTH的参考时钟可选，如下图所示，本项目选择使用的为250MHZ。

4 数据还原说明

本项目为满带宽模式，即L=4;M-2;F=1；其数据输出为8b/10b编码，如下图所示，serdes的lane 0输出转换器0（A通道）的高位，lane 1输出转换器0（A通道）的低位，lane 2输出转换器1（B通道）的高位，lane 3输出转换器1（B通道）的低位。

在知道lane上的数据归属后，再看下数据的转换形式，即可知道每个转换器的的最低2bit为控制位，即填充的无效位，跟实际的数据无关，有效数据为D[16:2]。如下图所示。

而FPGA从JESD204B IP得到的数据是按GTX的lane一次给解除8b/10b编码后的数据，且每个lane一个GTX参考时钟有32bit数据。因此相当于每路ADC一个时钟接收到了4个数据。

数据解析的代码例程如下所示：

数据，且每个lane一个GTX参考时钟有32bit数据。因此相当于每路ADC一个时钟接收到了4个数据。

数据解析的代码例程如下所示：