【从零开始学习 SystemVerilog】3.1.1、SystemVerilog 控制流—— while 和 do-while 循环 - 码农知识堂 - 文章详情页

【从零开始学习 SystemVerilog】3.1.1、SystemVerilog 控制流—— while 和 do-while 循环
while和do-while都是循环构造，只要给定条件为true，它们就执行给定的语句集。

while循环首先检查条件是否为true，如果为true则执行语句。如果条件为false，则循环就在这里结束。

do-while循环首先执行语句一次，然后检查条件是否为true。如果条件为true，则执行该组语句，直到条件为false。如果条件为false，循环就在这里结束。

因此，两者之间的区别在于，do-while循环至少执行一次语句集。
文章目录
- 语法
  
  Example #1 - while loop
  
  Example #2
  
  Example #3 - do while loop
  
  Example #4 - do while loop
语法
```
while (<condition>
```
相关阅读:
C#表达树
 31.JavaScript数组进阶，一网打尽数组操作函数slice、filter、map、reduce、some、every、find、splice
windows系统玩游戏找不到d3dx9_35.dll缺失的解决方法
 设计模式之享元模式
 Pop3和SMTP协议有什么关系或者区别吗？
微信小程序用canvasToTempFilePath压缩图片，开发工具压缩正常而真机上比例失调
 docker freeswitch mysql驱动相关
 C++ 【继承】
Chrome iframe 跨域失败
 【VUE】vue程序设计----模仿菜谱做菜网站
原文地址：https://blog.csdn.net/claylovetoo/article/details/126782583