本文用以记录 UCIe 学习及实践过程中遇到的部分术语、名词、缩写并进行释义，供个人查阅，亦供他人参考。
| 术语 | 缩写 | 释义 |
| Analog Front End | AFE | 模拟前端，UCIe Phy 电气物理层的一部分 |
| Advanced Interface Bus | AIB | 高级接口总线，Intel 提出的 Chiplet 互联协议。UCIe 继承了 AIB 的很多东西。 |
| ARB/MUX Link Management Packet | ALMP | CXL ARB/MUX 的链路管理数据包 |
| Chip on Wafer on Substrate | CoWoS | 一种高等封装方式，芯片在 Wafer 上，Wafer 在 Substrate 上 |
| Data to Clock | D2C | Data to clock training 是指通过比对本地参考 prbs pattern 及接收到的 prbs 来检测 lane 情况的链路训练。 |
| Die-to-Die | D2D | Die 到 Die |
| Embedded Multi-die Interconnect Bridge | EMBI | 嵌入式多 Die 桥互联，一种高等封装方式 |
| Flit-Aware Die-to-Die Interface | FDI | 协议层与 D2D Adapter 之间的接口 |
| Module | - | Adapter 可以接多个 UCIe Logic PHY，一个 Logic PHY 及其对应的 Electical PHY 称为一个 UCIe Module。对于标准封装，一组 X16 Lane 对应的称为一个 UCIe Module；对于高等封装，封装，一组 X64 Lane 对应的称为一个 UCIe Module。 |
| Power Management | PM | 功耗管理。一版指 UCIe 的 L1、L2 等低功耗状态。 |
| Pause of Data Stream | PDS | Flit Header 中的一个字段，为 1 表示数据流的开始。 |
| Phase Interpolator | PI | 相位插值器，用以指代生成或选择采样时钟的方法 |
| Raw Die-to-Die Interface | RDI | D2D Adapter 与物理层之间的接口 |
| Raw Mode | - | 用户定制的模式 |
| Remote Link Partner | - | 对端。用以区分 UCIe Link 两端的 UCIe Die。比如我们站在 Die1 的角度，那 Die1 就是它的 Remote Link Partner。 |
| Universal Chiplet Interconnect Express | UCIe | 通用小芯片互连 |
| UCIe Die | - | 带有 UCIe 接口的 Die |
| Unit Interval | UI | 单位间隔，指单个 bit 传输的时间间隔，在 UCIe 中占半个传输 Clock Cycle |
| Uncorrectable Internal Error | UIE | 不可纠正的内部错误 |