软件设计师_计算机组成与体系结构

计算机组成与体系结构

1.1 数据的表示

1.1.1 进制的转换

1. R进制转十进制 --> 按权展开法
   

2. 十进制转R进制–> 短除法
   

3. 二进制转八进制 --> 三位为一位
   

4. 二进制转十六进制 --> 四位为一位
   

1.1.2 原码 反码 补码 移码

1. 正数符号位为0，负数符号位为1 最高位为符号位
2. 正数的 原码 反码 补码 一致
3. 负数的反码–>符号位不变，其余位取反
4. 负数的移码–>反码+1
5. 正数和负数的移码都是将 符号位取反

移码用来做补码运算中的阶码

例：

数值表示的范围
n为数的位数

1.1.3 浮点数运算

浮点数的表示

计算步骤：对阶–> 尾数计算–> 结果格式化

1.2 计算机结构

1.3 Flynn分类法

1.4 CISC和RISC

考点
给出CISC和RISC的描述 选出对于其描述错误的选项

1.5 流水线技术

1.5.1 流水线的基本概念

流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术.各种部件同时处理是针对不同指令而言的，它们可同时为多条指令的不同部分进行工作，以提高各部件的利用率和指令的平均执行速度

一条指令执行的步骤为 取址–>分析–>执行

未使用流水线技术的指令执行会产生空闲的时间片，如下图：

1.5.2 流水线周期及流水线的执行时间

1.5.3 流水线的吞吐率

德塔t代表流水线周期

1.5.4 流水线的加速比

流水线的加速比：通俗的来说就是使用流水线技术比未使用快了多少倍

按照图解来理解，就是总格子数除标记的格子数

1.6 存储系统

1.6.1 层次化存储结构

1. 寄存器速度最快，效率最高，容量最小；外存容量大，效率低。
2. 寄存器存在于CPU中的运算器和控制器中
3. CPU与内存之间可以不需要cache，但是其速度极慢，加入cache后速度翻至百倍，这其中就用到了局部性原理，局部性原理大大的提升了指令的运算速度。
4. cache就是为了解决cpu和主存之间速度不匹配的问题。
5. 按内容存取又称为相联存储器

1.6.2 cache的基本概念

1. cache位于CPU与主存之间，容量小，速度快
2. cache是除了寄存器以外最快的存储部分。
3. cache的地址映像由硬件直接完成。

cache三种地址映像方法

1. 直接映像：地址变换简单，但灵活性差。
2. 全相联映像：优点是主存块调入cache的位置不受限制，十分灵活。缺点是无法从主存块号中直接获得cache块号，变换较为复杂，速度较慢。
3. 组相联映像：将前面两种方式折中。

1.6.3 局部性原理

分为时间局部性和空间局部性

1.6.4 主存的分类

1 按存储器所处的位置分类可分为内存和外存
2 按构成材料：磁存储器，半导体存储器和光存储器。
3 按工作方式：读/写存储器(RAM)，只读存储器(根据数据的写入方式细分为ROM(固定只读存储器)，PROM(可编程只读存储器)，EPROM(可擦可编程只读存储器)，EEPROM(电擦除可编程只读存储器))。闪速存储器（flash memory）简称闪存，特性介于EPROM和EEPROM之间。
4 按访问方式：按地址访问和按内容访问的存储器。
5 按寻址方式：随机存储器（RAM），顺序存储器（SAM），直接存储器（DAM）

1.6.5 磁盘的结构和参数

1.7 总线系统

1.7.1 总线的分类

微机中的总线分为：
数据总线：用于传输数据信息，双向的。
地址总线：用于传输CPU发出的地址信息，单向的。
控制总线：用于传送控制信息，时序信号和状态信息。

1.8 可靠性

1.9 校验码

1.9.1 校验码的概念

1.9.2 循环校验码CRC

可以检错，但不能纠错的编码
异或运算同为0，异为1

1.9.3 海明校验码

1 可以检错也可以纠错
2 海明码是利用奇偶性来检错和纠错的
3 码距最小为2n+1
4 海明不等式：m+k+1<=2^k（m为数据的位数 k为校验码的位数）