码农知识堂 - 1000bd
  •   Python
  •   PHP
  •   JS/TS
  •   JAVA
  •   C/C++
  •   C#
  •   GO
  •   Kotlin
  •   Swift
  • 《FPGA接口与协议》专栏的说明与导航


    (1)为什么成了付费专栏?

    • 知识付费时代,多做一些尝试
    • 免费内容非常容易被其他网站爬虫获取,付费是某种意义上的版权保护
    • 付费即意味着责任,有利于提高专栏质量,驱使作者对读者、对内容更负责

    (2)是什么样的内容和形式?

            本专栏内容均为与FPGA相关的接口与协议,是真真正正能用起来的实战内容:

    • 详细的理论分析
    • 基于FPGA开发平台的仿真调试
    • FPGA开发板的实战教学,文末送工程文件
    • 评论区或私信答疑,在能力范围内都尽量解答关于专栏内文章的疑问

    (3)文章更新情况与导航

            本专栏目前已完成或部分完成的接口有:

     1、串口UART 

    FPGA实现串口(UART)

    FPGA实现串口的任意字节数接收

    FPGA实现串口的任意字节数发送

     2、SPI

    FPGA实现SPI接口(1)--什么是SPI接口?

    FPGA实现SPI接口(2)--SPI接口芯片的实际使用

    3、IIC

    FPGA实现IIC接口(1)--什么是IIC接口?

    FPGA实现IIC接口(2)--IIC接口芯片的实际使用

    4、Aurora(部分更新)

    FPGA实现Aurora 8B/10B接口(1)--什么是Aurora 8B/10B协议?

    FPGA实现Aurora 8B/10B接口(2)--数据接口

    FPGA实现Aurora 8B/10B接口(3)--时钟、复位与状态指示

    FPGA实现Aurora 8B/10B接口(4)--官方例程学习(Framing接口)

    FPGA实现Aurora 8B/10B接口(5)--官方例程学习(Framing接口)

    5、AXI4-Stream

    详解AXI4-Stream接口(1)--什么是AXI4-Stream接口?

    详解AXI4-Stream接口(2)--AXI4-Stream接口IP源码分析及仿真

    详解AXI4-Stream接口(3)--AXI4 STREAM DATA FIFO IP的使用

    6、AXI4-Lite

     详解AXI4-Lite接口(1)--什么是AXI4-Lite接口

     详解AXI4-Lite接口(2)--AXI4-Lite接口IP源码仿真及分析(Slave接口)

     详解AXI4-Lite接口(3)--AXI4-Lite接口IP源码仿真及分析(Master接口)

    7、AXI4-Full

    详解AXI4-Full接口(1)--什么是AXI4-Full接口?

    详解AXI4-Full接口(2)--AXI4-Full接口IP源码仿真及分析(Slave接口)

    详解AXI4-Full接口(3)--AXI4-Full接口IP源码仿真及分析(Master接口)

    8、SDRAM

    FPGA实现SDRAM接口(1)--SDRAM是什么?

    FPGA实现SDRAM接口(2)--初始化

    FPGA实现SDRAM接口(3)--自动刷新

    FPGA实现SDRAM接口(4)--写操作

    FPGA实现SDRAM接口(5)--读操作

    FPGA实现SDRAM接口(6)--仲裁模块

    FPGA实现SDRAM接口(7)--无FIFO的读写模块

    FPGA实现SDRAM接口(8)--引入FIFO的读写模块

    FPGA实现SDRAM接口(9)--基于SDRAM的串口传图综合实战

    SDRAM调试经验(1)--Quartus Error (176310): Can‘t place multiple pins assigned to pin location Pin_F16

    SDRAM调试经验(2)--写入的数据为什么会被覆盖掉?

    9、DDR3(部分更新) 

    Xilinx DDR3 MIG IP核(1)--MIG IP核是什么?如何配置MIG IP核?

    Xilinx DDR3 MIG IP核(2)--MIG IP核例程与读写测试

    Xilinx DDR3 MIG IP核(3)--把MIG IP核打包成FIFO(上)

    Xilinx DDR3 MIG IP核(4)--把MIG IP核打包成FIFO(下)

    10、LVDS(部分更新) 

    FPGA实现LVDS接口(1)--ALTDDIO_IN、ALTDDIO_OUT(双倍数据速率I/O,DDIO)的使用

    FPGA实现LVDS接口(2)--IBUFDS原语、OBUFDS原语的使用

    FPGA实现LVDS接口(3)--OSERDESE2原语的使用

            后续的更新计划:

    • 1-Wire
    • SRIO
    • LVDS
    • 以太网
    • GTX/GTP
    • PCIE

    (4)最后

            如果您有其他接口的需求,或对某部分内容有更深入的需求,都可以私信或在评论区告诉我。

            接口这部分的内容可以算是FPGA学习的进阶与必备内容,基本大多数公司面试都会考察,所以还算是蛮重要的。

            最后,感谢理解!感谢支持!


    • 📣您有任何问题,都可以在评论区和我交流📃!
    • 📣本文由 孤独的单刀 原创,首发于CSDN平台🐵,博客主页:wuzhikai.blog.csdn.net
    • 📣您的支持是我持续创作的最大动力!如果本文对您有帮助,还请多多点赞👍、评论💬和收藏⭐!

  • 相关阅读:
    DC系列靶机4通关教程
    优咔科技创新连接方案助力高质量5G车联服务
    小程序封装组件简单案例,所有小程序适用(传入参数、外抛事件、传入样式)
    CentOS 7.6上安装RabbitMQ
    神经网络梯度是什么意思,卷积神经网络梯度下降
    【译】IEEE白皮书 6G 太赫兹技术的基本原理 2023版
    运营商大数据更容易、更精准、更高效获客
    【C++】 局部对象,引用返回
    怎么把cad转换成pdf格式?
    在vue中父组件更新,子组件也会更新吗
  • 原文地址:https://blog.csdn.net/wuzhikaidetb/article/details/132725767
  • 最新文章
  • 沪漂五周年了:我越来越迷茫了
    Agentic Skill Routing 实战:别再把所有 Skill 塞进 AI Agent 上下文
    MySQL-Seconds_behind_master的精度误差
    [MAF预定义ChatClient中间件-03]CachingChatClient——利用缓存省钱省时间
    AI的至暗历史:从万众期待到被政府撤资,AI的两次死亡徘徊
    Agent OS :五种驯服不确定性的范式
    PortSwigger SQL注入LAB11
    数据库即时编译JIT
    [Begin]AI Learn Data Day 0
    深度学习进阶(二十七)现代 LLM 的核心架构设计其二:SwiGLU
  • 热门文章
  • 十款代码表白小特效 一个比一个浪漫 赶紧收藏起来吧!!!
    奉劝各位学弟学妹们,该打造你的技术影响力了!
    五年了,我在 CSDN 的两个一百万。
    Java俄罗斯方块,老程序员花了一个周末,连接中学年代!
    面试官都震惊,你这网络基础可以啊!
    你真的会用百度吗?我不信 — 那些不为人知的搜索引擎语法
    心情不好的时候,用 Python 画棵樱花树送给自己吧
    通宵一晚做出来的一款类似CS的第一人称射击游戏Demo!原来做游戏也不是很难,连憨憨学妹都学会了!
    13 万字 C 语言从入门到精通保姆级教程2021 年版
    10行代码集2000张美女图,Python爬虫120例,再上征途
小工具 小游戏
Copyright © 2022 侵权请联系2656653265@qq.com    京ICP备2022015340号-1

京公网安备 11010502049817号