• 【FPGA】基于状态机实现自动售货机模拟

    文章目录

    一、售货机功能

    此自动售货机模拟基于EP4CE6F17C8开发板实现，用按键，led灯，数码管表示各个输入输出

    功能：
    此自动售货机可以选择A（三元）与B（五元）商品且选择商品数量，一次可以投1块与5块钱。当投币数量满足商品价格时则能出货，且退款额外支付，在任意阶段皆可以取消支付并退款。

    二、售货机状态分析及模块划分

    在这里插入图片描述
    IDLE（初始状态）：key3确认进入GOODS状态

    GOODS（选择商品状态）：key1选择A商品（3元），led0亮，key2选择B商品（5元），led2亮，key3确认进入NUM状态

    NUM（选择商品数量状态）：key1商品数量加一，key2商品数量减一，在数码管第一位显示数量，商品数量不为0时按key3进入PAY状态，同时得到所需支付总价并在数码管三四位显示

    PAY（支付状态）：key1付款1元，key2付款5元，若投币数量小于商品总价则在五六位显示投币数量，且数码管第二位显示0表示无法出货，若投币数量大于等于商品总价则在五六位显示投币超出总价所需退款价格，数码管第二位显示1表示key出货，此时按下key3进入OUT状态。

    OUT（出货状态）：商品出货，四个led灯全亮。

    因开发板按键数量不足，每个状态需要取消支付和出货后回到初始状态都用复位按键key4表示。

    模块划分
    在这里插入图片描述

    三、代码实现

    auto_sell（顶层模块）

    module auto_sell(
    input           clk,
    input           rst_n,

    input   [3:0]   key_in,
    
    output  [3:0]   led,
    output  [5:0]   sel,
    output  [7:0]   seg
);

wire    [9:0]   key_out ;
wire    [9:0]   price   ;
wire    [9:0]   cnt     ;
wire    [9:0]   coin    ;

key_debounce    key_debounce0(
    .clk        (clk),
    .rst_n      (rst_n),

    .key_in      (key_in),
    .key_out     (key_out)
);

seg_ctrl    seg_ctrl0(
    .clk        (clk),
    .rst_n      (rst_n),

    .seg        (seg),
    .sel        (sel),

    .coin       (coin),
    .price      (price),
    .cnt        (cnt)
);

sell_state  sell_state0(
    .clk        (clk),
    .rst_n       (rst_n),

    .key_in     (key_out),
    .led        (led),

    .coin       (coin),
    .price      (price),
    .cnt        (cnt)
);

endmodule

    • 1
    • 2
    • 3
    • 4
    • 5
    • 6
    • 7
    • 8
    • 9
    • 10
    • 11
    • 12
    • 13
    • 14
    • 15
    • 16
    • 17
    • 18
    • 19
    • 20
    • 21
    • 22
    • 23
    • 24
    • 25
    • 26
    • 27
    • 28
    • 29
    • 30
    • 31
    • 32
    • 33
    • 34
    • 35
    • 36
    • 37
    • 38
    • 39
    • 40
    • 41
    • 42
    • 43
    • 44
    • 45
    • 46
    • 47
    • 48
    • 49

    key_debounce（按键消抖模块）

    //4按键消抖
module key_debounce(
    input           clk,
    input           rst_n,
    input           [3:0]key_in,  // 按键输出，1是没有按下，0是按
    output   reg    [3:0]key_out  // 消抖后的按键输出，此时1为按下
);

    parameter TIME_DELAY = 1_000_000;  // 延时时间20ms

    reg    [19:0]cnt0        ;     // 计数器
    reg    [19:0]cnt1        ;     // 计数器
    reg    [19:0]cnt2        ;     // 计数器
    reg    [19:0]cnt3        ;     // 计数器
    wire         add_cnt0    ;     // 计数开始标志
    wire         end_cnt0    ;     // 计数结束标志
    wire         add_cnt1    ;     // 计数开始标志
    wire         end_cnt1    ;     // 计数结束标志
    wire         add_cnt2    ;     // 计数开始标志
    wire         end_cnt2    ;     // 计数结束标志
    wire         add_cnt3    ;     // 计数开始标志
    wire         end_cnt3    ;     // 计数结束标志
    reg     [3:0]key_before ;     // 前一时刻电平状态
    reg     [3:0]key_now    ;     // 当前时刻电平状态
    wire         flag_fall0 ;     // 抖动标志
    wire         flag_fall1 ;     // 抖动标志
    wire         flag_fall2 ;     // 抖动标志
    wire         flag_fall3 ;     // 抖动标志
    reg          flag_timing0;     // 计时标志，1为在计时
    reg          flag_timing1;     // 计时标志，1为在计时
    reg          flag_timing2;     // 计时标志，1为在计时
    reg          flag_timing3;     // 计时标志，1为在计时


    // 当前按键电平设置
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            key_now <= 4'b1111;
        else
            key_now <= key_in;
    end


    // 前一时刻按键电平设置
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            key_before <= 4'b1111;
        else
            key_before <= key_now;
    end


	// 边沿检测（前一个时刻高电平，下一个时刻低电平，就是出现了下降沿,相反是上升沿），开始抖动
    assign flag_fall0 = (key_before[0] && !key_now[0]);
    assign flag_fall1 = (key_before[1] && !key_now[1]);
    assign flag_fall2 = (key_before[2] && !key_now[2]);
    assign flag_fall3 = (key_before[3] && !key_now[3]);


    // 计时标志判断0
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            flag_timing0 <= 1'b0;
        else if (flag_fall0) 
            flag_timing0 <= 1'b1;
        else if (end_cnt0)  
            flag_timing0 <= 1'b0;
        else flag_timing0 <= flag_timing0 ;
    end


    // 计时标志判断1
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            flag_timing1 <= 1'b0;
        else if (flag_fall1) 
            flag_timing1 <= 1'b1;
        else if (end_cnt1)  
            flag_timing1 <= 1'b0;
        else flag_timing1 <= flag_timing1 ;
    end



    // 计时标志判断2
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            flag_timing2 <= 1'b0;
        else if (flag_fall2) 
            flag_timing2 <= 1'b1;
        else if (end_cnt2)  
            flag_timing2 <= 1'b0;
        else flag_timing2 <= flag_timing2 ;
    end



    // 计时标志判断3
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            flag_timing3 <= 1'b0;
        else if (flag_fall3) 
            flag_timing3 <= 1'b1;
        else if (end_cnt3)  
            flag_timing3 <= 1'b0;
        else flag_timing3 <= flag_timing3 ;
    end


    // 计数器0
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            cnt0 <= 20'd0;
        else if (add_cnt0) begin   
            if (end_cnt0)
                cnt0 <= 20'd0;
            else
                cnt0 <= cnt0 + 1'd1;
			end
        else cnt0 <= 20'd0;
 
    end

    // 计数器1
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            cnt1 <= 20'd0;
        else if (add_cnt1) begin   
            if (end_cnt1)
                cnt1 <= 20'd0;
            else
                cnt1 <= cnt1 + 1'd1;
			end
        else cnt1 <= 20'd0;
    end

    // 计数器2
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            cnt2 <= 20'd0;
        else if (add_cnt2) begin   
            if (end_cnt2)
                cnt2 <= 20'd0;
            else
                cnt2 <= cnt2 + 1'd1;
			end
        else cnt2 <= 20'd0;
    end

    // 计数器3
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            cnt3 <= 20'd0;
        else if (add_cnt3) begin   
            if (end_cnt3)
                cnt3 <= 20'd0;
            else
                cnt3 <= cnt3 + 1'd1;
			end
        else cnt3 <= 20'd0;
    end



    assign add_cnt0 = flag_timing0;  //开始计数条件
    assign end_cnt0 = ((cnt0==TIME_DELAY-1) && add_cnt0); //结束计时条件

    assign add_cnt1 = flag_timing1;  //开始计数条件
    assign end_cnt1 = ((cnt1==TIME_DELAY-1) && add_cnt1); //结束计时条件

    assign add_cnt2 = flag_timing2;  //开始计数条件
    assign end_cnt2 = ((cnt2==TIME_DELAY-1) && add_cnt2); //结束计时条件

    assign add_cnt3 = flag_timing3;  //开始计数条件
    assign end_cnt3 = ((cnt3==TIME_DELAY-1) && add_cnt3); //结束计时条件


    // 消抖后的按键输出
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            key_out[0] <= 1'b0;
        else if (end_cnt0)
            key_out[0] <= ~key_now[0];
        else
            key_out[0] <= 1'b0;
    end



      // 消抖后的按键输出
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            key_out[1] <= 1'b0;
        else if (end_cnt1)
            key_out[1] <= ~key_now[1];
        else
            key_out[1] <= 1'b0;
    end




        // 消抖后的按键输出
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            key_out[2] <= 1'b0;
        else if (end_cnt2)
            key_out[2] <= ~key_now[2];
        else
            key_out[2] <= 1'b0;
    end  


        // 消抖后的按键输出
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            key_out[3] <= 1'b0;
        else if (end_cnt3)
            key_out[3] <= ~key_now[3];
        else
            key_out[3] <= 1'b0;
    end
endmodule

    • 1
    • 2
    • 3
    • 4
    • 5
    • 6
    • 7
    • 8
    • 9
    • 10
    • 11
    • 12
    • 13
    • 14
    • 15
    • 16
    • 17
    • 18
    • 19
    • 20
    • 21
    • 22
    • 23
    • 24
    • 25
    • 26
    • 27
    • 28
    • 29
    • 30
    • 31
    • 32
    • 33
    • 34
    • 35
    • 36
    • 37
    • 38
    • 39
    • 40
    • 41
    • 42
    • 43
    • 44
    • 45
    • 46
    • 47
    • 48
    • 49
    • 50
    • 51
    • 52
    • 53
    • 54
    • 55
    • 56
    • 57
    • 58
    • 59
    • 60
    • 61
    • 62
    • 63
    • 64
    • 65
    • 66
    • 67
    • 68
    • 69
    • 70
    • 71
    • 72
    • 73
    • 74
    • 75
    • 76
    • 77
    • 78
    • 79
    • 80
    • 81
    • 82
    • 83
    • 84
    • 85
    • 86
    • 87
    • 88
    • 89
    • 90
    • 91
    • 92
    • 93
    • 94
    • 95
    • 96
    • 97
    • 98
    • 99
    • 100
    • 101
    • 102
    • 103
    • 104
    • 105
    • 106
    • 107
    • 108
    • 109
    • 110
    • 111
    • 112
    • 113
    • 114
    • 115
    • 116
    • 117
    • 118
    • 119
    • 120
    • 121
    • 122
    • 123
    • 124
    • 125
    • 126
    • 127
    • 128
    • 129
    • 130
    • 131
    • 132
    • 133
    • 134
    • 135
    • 136
    • 137
    • 138
    • 139
    • 140
    • 141
    • 142
    • 143
    • 144
    • 145
    • 146
    • 147
    • 148
    • 149
    • 150
    • 151
    • 152
    • 153
    • 154
    • 155
    • 156
    • 157
    • 158
    • 159
    • 160
    • 161
    • 162
    • 163
    • 164
    • 165
    • 166
    • 167
    • 168
    • 169
    • 170
    • 171
    • 172
    • 173
    • 174
    • 175
    • 176
    • 177
    • 178
    • 179
    • 180
    • 181
    • 182
    • 183
    • 184
    • 185
    • 186
    • 187
    • 188
    • 189
    • 190
    • 191
    • 192
    • 193
    • 194
    • 195
    • 196
    • 197
    • 198
    • 199
    • 200
    • 201
    • 202
    • 203
    • 204
    • 205
    • 206
    • 207
    • 208
    • 209
    • 210
    • 211
    • 212
    • 213
    • 214
    • 215
    • 216
    • 217
    • 218
    • 219
    • 220
    • 221
    • 222
    • 223

    sell_state（状态机判断及逻辑模块）

    module sell_state(
    input   clk,
    input   rst_n,

    input   [3:0]   key_in,
    output reg [3:0]   led,

    output reg [9:0] coin, //投币总价
    output reg [9:0] price,//商品总价
    output reg [9:0] cnt   //商品数量
);

reg     [4:0]   state_c ;
reg     [4:0]   state_n ;

reg     [9:0]   A_select;
reg     [9:0]   B_select;

localparam
    IDLE  = 5'b00001 ,
    GOODS = 5'b00010 ,
    NUM   = 5'b00100 ,
    PAY   = 5'b01000 ,
    OUT   = 5'b10000 ;

wire        IDLE_GOODS ;
wire        GOODS_NUM  ;
wire        NUM_PAY    ;
wire        PAY_OUT    ;
wire        OUT_IDLE   ;
 
 //状态转移条件
assign IDLE_GOODS = IDLE  && ( key_in == 4'b0100 ) ;         
assign GOODS_NUM  = GOODS && ( key_in == 4'b0100 ) && ( A_select || B_select ) ;   
assign NUM_PAY    = NUM   && ( key_in == 4'b0100 ) && ( cnt != 0 ) ;
assign PAY_OUT    = PAY   && ( key_in == 4'b0100 ) && ( coin >= price ) ;
assign OUT_IDLE   = OUT   && ( key_in == 4'b0100 ) ;
 
 //状态机第一段
always @(posedge clk or negedge rst_n)begin
    if(!rst_n)
        state_c <= IDLE ;
    else
        state_c <= state_n ;
end

//状态机第二段
always @(*)begin
    case(state_c)
        IDLE  : begin
            if(IDLE_GOODS)
                state_n <= GOODS ;
            else
                state_n <= state_c ;
        end
        GOODS: begin
            if(GOODS_NUM)
                state_n <= NUM ;
            else
                state_n <= state_c ;
        end
        NUM   : begin
            if(NUM_PAY)
                state_n <= PAY ;
            else
                state_n <= state_c ;
         end
        PAY : begin
            if(PAY_OUT)
                state_n <= OUT ;
            else
                state_n <= state_c ;
        end
        OUT : begin
            if(OUT_IDLE)
                state_n <= IDLE ;
            else
                state_n <= state_c ;
        end
    endcase
end

//商品选择A或B
always @(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        A_select <= 1'b0 ;
        B_select <= 1'b0 ;
    end
    else if(state_c == GOODS)begin
        if(key_in==4'b0001)begin
            A_select <= 1'b1 ;
            B_select <= 1'b0 ;
        end
        else if(key_in==4'b0010)begin
            A_select <= 1'b0 ;
            B_select <= 1'b1 ;
        end
        else begin
            A_select <= A_select ;
            B_select <= B_select ;
        end
    end        
    else begin
        A_select <= A_select ;
        B_select <= B_select ;
    end
end

//商品数量选择
always @(posedge clk or negedge rst_n)begin
    if(!rst_n)
        cnt <= 1'b0 ;
    else if(state_c == NUM)begin
        if(key_in==4'b0001)
        cnt <= cnt + 1 ;
        else if(key_in==4'b0010)
        cnt <= cnt - 1 ;
        else  
        cnt <= cnt ;
    end        
    else
        cnt <= cnt ;
end

//投币数量
always @(posedge clk or negedge rst_n)begin
    if(!rst_n)
        coin <= 1'b0 ;
    else if(state_c == PAY)begin
        if(key_in==4'b0001)
            coin <= coin + 1'b1 ;
        else if(key_in==4'b0010)
            coin <= coin + 3'd5 ;
        else  
        coin <= coin;
    end        
    else
        coin <= 1'b0 ;
end

//商品总价
always @(posedge clk or negedge rst_n)begin
    if(!rst_n)
        price <= 1'b0 ;
    else if(state_c == PAY)begin
        if(A_select)
            price <= 3 * cnt ;//A商品三元
        else if(B_select)
            price <= 5 * cnt ;//B商品三元
        else  
            price <= price ;
    end        
    else
        price <= 1'b0 ;
end

//确认出货
always @(posedge clk or negedge rst_n)begin
    if(!rst_n)
        led <= 4'b0000 ;
    else if(state_c == OUT)
        led <= 4'b1111 ;
    else if(state_c == GOODS)begin
        if(key_in==4'b0001)
            led <= 4'b0001 ;
        else if(key_in==4'b0010)
            led <= 4'b0010 ;
        else
            led <= led ;
    end        
    else
        led <= led ;
end

endmodule

    • 1
    • 2
    • 3
    • 4
    • 5
    • 6
    • 7
    • 8
    • 9
    • 10
    • 11
    • 12
    • 13
    • 14
    • 15
    • 16
    • 17
    • 18
    • 19
    • 20
    • 21
    • 22
    • 23
    • 24
    • 25
    • 26
    • 27
    • 28
    • 29
    • 30
    • 31
    • 32
    • 33
    • 34
    • 35
    • 36
    • 37
    • 38
    • 39
    • 40
    • 41
    • 42
    • 43
    • 44
    • 45
    • 46
    • 47
    • 48
    • 49
    • 50
    • 51
    • 52
    • 53
    • 54
    • 55
    • 56
    • 57
    • 58
    • 59
    • 60
    • 61
    • 62
    • 63
    • 64
    • 65
    • 66
    • 67
    • 68
    • 69
    • 70
    • 71
    • 72
    • 73
    • 74
    • 75
    • 76
    • 77
    • 78
    • 79
    • 80
    • 81
    • 82
    • 83
    • 84
    • 85
    • 86
    • 87
    • 88
    • 89
    • 90
    • 91
    • 92
    • 93
    • 94
    • 95
    • 96
    • 97
    • 98
    • 99
    • 100
    • 101
    • 102
    • 103
    • 104
    • 105
    • 106
    • 107
    • 108
    • 109
    • 110
    • 111
    • 112
    • 113
    • 114
    • 115
    • 116
    • 117
    • 118
    • 119
    • 120
    • 121
    • 122
    • 123
    • 124
    • 125
    • 126
    • 127
    • 128
    • 129
    • 130
    • 131
    • 132
    • 133
    • 134
    • 135
    • 136
    • 137
    • 138
    • 139
    • 140
    • 141
    • 142
    • 143
    • 144
    • 145
    • 146
    • 147
    • 148
    • 149
    • 150
    • 151
    • 152
    • 153
    • 154
    • 155
    • 156
    • 157
    • 158
    • 159
    • 160
    • 161
    • 162
    • 163
    • 164
    • 165
    • 166
    • 167
    • 168
    • 169
    • 170
    • 171
    • 172
    • 173
    • 174
    • 175

    seg_ctrl（数码管显示模块）

     module seg_ctrl(
    input clk,
    input rst_n,

    input [9:0] coin,
    input [9:0] price,
    input [9:0] cnt,

    output reg [7:0] seg,
    output reg [5:0] sel
);

wire [9:0] change       ;//找零
wire [9:0] change_bit   ;//找零的个位数字
wire [9:0] change_Ten   ;//找零的十位数字
wire [9:0] Bit          ;//总消费个位数字
wire [9:0] Ten          ;//总消费十位数字

assign Bit          = price%10          ;//取总价钱个位
assign Ten          = (price/10)%10     ;//取总价钱十位
assign change_bit   = change%10         ;//取找零个位
assign change_Ten   = (change_Ten/10)%10;//取找零十位

//投的币大于等于消费总和，找剩余的钱，小于消费总和，全部退回
assign change=(coin>=price)?(coin-price):coin;

//每位数码管显示
reg [7:0] seg0;
reg [7:0] seg1;
reg [7:0] seg2;
reg [7:0] seg3;
reg [7:0] seg4;
reg [7:0] seg5;

//第一位数码管显示商品数量
always@(posedge clk or negedge rst_n)begin
     if(!rst_n)begin
        seg0<=8'b1100_0000;
    end
    else 
   
    case(cnt)
    4'd0   : seg0 <= 8'b1100_0000;
	4'd1   : seg0 <= 8'b1111_1001;
	4'd2   : seg0 <= 8'b1010_0100;
	4'd3   : seg0 <= 8'b1011_0000;
	4'd4   : seg0 <= 8'b1001_1001;
	4'd5   : seg0 <= 8'b1001_0010;
	4'd6   : seg0 <= 8'b1000_0010;
	4'd7   : seg0 <= 8'b1111_1000;
	4'd8   : seg0 <= 8'b1000_0000;
	4'd9   : seg0 <= 8'b1001_0000;
    default: seg0 <= 8'b1100_0000;
    endcase
end

//第二位显示是否能出货
always@(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        seg1 <= 8'b1100_0000;
    end
    else if(coin>=price && price != 0)
        seg1 <= 8'b1111_1001;
    else
        seg1 <= 8'b1100_0000;
end

//第三位数码管显示消费总和个位
always@(posedge clk or negedge rst_n)begin
     if(!rst_n)begin
        seg2<=8'b1100_0000;
    end
    else 
   
    case(Bit)
    4'd0   : seg2 <= 8'b1100_0000;
	4'd1   : seg2 <= 8'b1111_1001;
	4'd2   : seg2 <= 8'b1010_0100;
	4'd3   : seg2 <= 8'b1011_0000;
	4'd4   : seg2 <= 8'b1001_1001;
	4'd5   : seg2 <= 8'b1001_0010;
	4'd6   : seg2 <= 8'b1000_0010;
	4'd7   : seg2 <= 8'b1111_1000;
	4'd8   : seg2 <= 8'b1000_0000;
	4'd9   : seg2 <= 8'b1001_0000;
    default: seg2 <= 8'b1100_0000;
    endcase
end

//第四位数码管显示消费总和十位
always@(posedge clk or negedge rst_n)begin
     if(!rst_n)begin
        seg3<=8'b1100_0000;
    end
    else 
   
    case(Ten)
    4'd0   : seg3<= 8'b1100_0000;
	4'd1   : seg3<= 8'b1111_1001;
	4'd2   : seg3<= 8'b1010_0100;
	4'd3   : seg3<= 8'b1011_0000;
	4'd4   : seg3<= 8'b1001_1001;
	4'd5   : seg3<= 8'b1001_0010;
	4'd6   : seg3<= 8'b1000_0010;
	4'd7   : seg3<= 8'b1111_1000;
	4'd8   : seg3<= 8'b1000_0000;
	4'd9   : seg3<= 8'b1001_0000;
    default: seg3<= 8'b1100_0000;
    endcase
end

//第五位数码管显示找零个位
always@(posedge clk or negedge rst_n)begin
     if(!rst_n)begin
        seg4<=8'b1100_0000;
    end
    else 
   
    case(change_bit)
    4'd0   : seg4 <= 8'b1100_0000;
	4'd1   : seg4 <= 8'b1111_1001;
	4'd2   : seg4 <= 8'b1010_0100;
	4'd3   : seg4 <= 8'b1011_0000;
	4'd4   : seg4 <= 8'b1001_1001;
	4'd5   : seg4 <= 8'b1001_0010;
	4'd6   : seg4 <= 8'b1000_0010;
	4'd7   : seg4 <= 8'b1111_1000;
	4'd8   : seg4 <= 8'b1000_0000;
	4'd9   : seg4 <= 8'b1001_0000;
    default: seg4 <= 8'b1100_0000;
    endcase
end

//第六位数码管显示找零十位
always@(posedge clk or negedge rst_n)begin
     if(!rst_n)begin
        seg5<=8'b1100_0000;
    end
    else 
   
    case(change_Ten)
    4'd0   : seg5 <= 8'b1100_0000;
	4'd1   : seg5 <= 8'b1111_1001;
	4'd2   : seg5 <= 8'b1010_0100;
	4'd3   : seg5 <= 8'b1011_0000;
	4'd4   : seg5 <= 8'b1001_1001;
	4'd5   : seg5 <= 8'b1001_0010;
	4'd6   : seg5 <= 8'b1000_0010;
	4'd7   : seg5 <= 8'b1111_1000;
	4'd8   : seg5 <= 8'b1000_0000;
	4'd9   : seg5 <= 8'b1001_0000;
    default: seg5 <= 8'b1100_0000;
    endcase
end



//根据哪位数码管亮显示对应的
always @(posedge clk or negedge rst_n) begin
    if(!rst_n)begin
        seg<=8'b1100_0000;
    end
    else begin
        case(sel)
            6'b111110:seg<=seg0;
            6'b111101:seg<=seg1;
            6'b111011:seg<=seg2;
            6'b110111:seg<=seg3;
            6'b101111:seg<=seg4;
            6'b011111:seg<=seg5;


        endcase
    end
end

parameter CNT_1MS = 50000 ;
reg [15:0] cnt_1ms ;

//1ms计数器
always @(posedge clk  or negedge rst_n) begin
    if(!rst_n)begin
        cnt_1ms <= 0 ;
    end
    else if(cnt_1ms==CNT_1MS)begin
        cnt_1ms <= 0 ;
    end
    else
    cnt_1ms <= cnt_1ms+1 ;
end

//位选，每1ms切换数码管显示
always @(posedge clk or negedge rst_n) begin
    if(!rst_n)begin
        sel <= 6'b111110 ;
    end
    else if(cnt_1ms == CNT_1MS-1)
        sel <= { sel[4:0] , sel[5] } ;
    else 
        sel<=sel ;     
end

endmodule

    • 1
    • 2
    • 3
    • 4
    • 5
    • 6
    • 7
    • 8
    • 9
    • 10
    • 11
    • 12
    • 13
    • 14
    • 15
    • 16
    • 17
    • 18
    • 19
    • 20
    • 21
    • 22
    • 23
    • 24
    • 25
    • 26
    • 27
    • 28
    • 29
    • 30
    • 31
    • 32
    • 33
    • 34
    • 35
    • 36
    • 37
    • 38
    • 39
    • 40
    • 41
    • 42
    • 43
    • 44
    • 45
    • 46
    • 47
    • 48
    • 49
    • 50
    • 51
    • 52
    • 53
    • 54
    • 55
    • 56
    • 57
    • 58
    • 59
    • 60
    • 61
    • 62
    • 63
    • 64
    • 65
    • 66
    • 67
    • 68
    • 69
    • 70
    • 71
    • 72
    • 73
    • 74
    • 75
    • 76
    • 77
    • 78
    • 79
    • 80
    • 81
    • 82
    • 83
    • 84
    • 85
    • 86
    • 87
    • 88
    • 89
    • 90
    • 91
    • 92
    • 93
    • 94
    • 95
    • 96
    • 97
    • 98
    • 99
    • 100
    • 101
    • 102
    • 103
    • 104
    • 105
    • 106
    • 107
    • 108
    • 109
    • 110
    • 111
    • 112
    • 113
    • 114
    • 115
    • 116
    • 117
    • 118
    • 119
    • 120
    • 121
    • 122
    • 123
    • 124
    • 125
    • 126
    • 127
    • 128
    • 129
    • 130
    • 131
    • 132
    • 133
    • 134
    • 135
    • 136
    • 137
    • 138
    • 139
    • 140
    • 141
    • 142
    • 143
    • 144
    • 145
    • 146
    • 147
    • 148
    • 149
    • 150
    • 151
    • 152
    • 153
    • 154
    • 155
    • 156
    • 157
    • 158
    • 159
    • 160
    • 161
    • 162
    • 163
    • 164
    • 165
    • 166
    • 167
    • 168
    • 169
    • 170
    • 171
    • 172
    • 173
    • 174
    • 175
    • 176
    • 177
    • 178
    • 179
    • 180
    • 181
    • 182
    • 183
    • 184
    • 185
    • 186
    • 187
    • 188
    • 189
    • 190
    • 191
    • 192
    • 193
    • 194
    • 195
    • 196
    • 197
    • 198
    • 199
    • 200
    • 201
    • 202
    • 203

    四、上板验证

    KEY1确认>A商品>3件，九元>付款11元>退款两元，商品出货
    在这里插入图片描述

    可以看出，需求功能实现了。

  • 相关阅读:
    Spark基础【两个小案例、Yarn模式下任务执行源码】
    企业沟通平台私有部署，让沟通更高效数据更安全
    最新接口有关抖音，获取抖音分享口令url API
    量化投资 离散时间随机过程
    vue：基础：原理知识点
    Flutter——路由和导航
    闭包——破坏第三方库
    DatabaseUtils: java.lang.IllegalArgumentException: Invalid token LIMIT
    C++中的引用
    Vue 使用vue-pdf 显示pdf文件 切换页面 缩放 全屏 自动播放等
  • 原文地址：https://blog.csdn.net/weixin_59150966/article/details/128058347