数字逻辑设计（6）

数字逻辑设计（6）

1. 基本寄存器

写入功能即写入寄存器。
可以把下图的D触发器构成的寄存器简化为右下角的逻辑图，粗线代表输入输出，4代表数据宽度。

应用

1. 利用三态总线进行数据传送

$Bus$是总线，连接了6个寄存器，要把寄存器A\B\C\D中的数据送到G\H中，首先$EF=00$选中寄存器，选择G为工作状态，在时钟上升沿将A中的数据送到G中。下一条命令同理。

2. 具有累加功能的并行加法器

累加器实现一
只有开始清零一次

时钟上升沿将累加结果从D送向Q

累加器实现二

3. 基本寄存器

2. 移位寄存器

单向移位寄存器

Load操作把数据从D端写入Q端

左边常用状态图中，每个状态只有一位是高电平或者低电平，具有二进制编码器的特点，更常用。
但是有些浪费状态。
不能自启动，比如初始值为0000时，一直保持在该状态，需要认为预置起始状态

具有格雷码特性，无险象（因为每次只变动一位，不存在两个端口同时竞争的情况）

双向移位寄存器

3. 计数器

1. 异步计数器

前一个电路的时钟信号下降沿是指，前一个信号从 1 - 》 0 所产生的时钟信号

2. 同步计数器

4. 几种典型的时序逻辑部件

1. 节拍发生器

下图中可以选择 W_m构成2-节拍发生器，W罩住了m的上升沿
如果选择W_Y也构成2-节拍发生器，只不过W罩住了Y的下降沿

2. 时序逻辑电路分析

5. 利用触发器设计同步时序逻辑

（1）构造原始状态图和状态表

（2）不完全状态表的化简方法——隐含（蕴含）表法

触发器设计同步时序逻辑的几个例子

没有毛刺对同步时序电路非常重要

利用触发器设置异步时序逻辑

6. 利用中规模计数器芯片设计时序电路