建立时间和保持时间

建立时间：

如上图：数据data经过T_co+T_comb，到达d2端时（绿色截止之时），离D2_clk2上升沿之前的建立时间段，还有一段距离（白色），建立时间满足

• T_skew：时钟clk到达D2时钟端和到达D1时钟端之差（橙色）
• T_co：data经过一个触发器，到达Q端的时间
• T_comb：经过Q1与d2之间组合逻辑的时间

如上图：数据data经过T_co+T_comb，到达d2端时（绿色截止之时），已经在D2_clk2上升沿之前的建立时间段，建立时间不满足

解决办法如上图右下角：

• 降低频率影响芯片规格，一般不采用
• 前端设计可以操作 T_comb 时长，即调整组合电路， 比如把译码取址放到D2触发器之后
• 后端可以操作布局布线
• 工艺决定 T_co 和 T_setup

---

保持时间：

D2处理完D1在T1时刻发的旧数据后，D1在T2时刻新发的数据仍存在：
T_co + T_comb

---

总结

• setup time是针对Capture edge来说，待传输数据不能来太晚
• hold time是针对Capture edge来说，新数据不能来太早，以确保待传输数据保持一段时间
• 当前待传输的数据，相对于Capture edge来说，必须早来（setup time）晚走（hold time）

---