PCIe系列专题之二：2.5 Flow Control缓存架构及信用积分

一、故事前传

之前我们讲了对PCIe的一些基础概念作了一个宏观的介绍，了解了PCIe是一种封装分层协议（packet-based layered protocol),主要包括事务层（Transaction layer), 数据链路层（Data link layer)和物理层（Physical layer）。

较为详细解释请见之前的文章：

1. PCIe技术概述；

2.0 PCIe Transaction layer事务层概述；

2.1~2.3 TLP结构及原理解析；

2.4 Flow control机制概述；

二、Flow Control缓存架构

在上一篇文章中，我们提到PCIe总线的flow control（流量控制）是由事务层和数据链路层协调完成。发送端先以TLP的方式把数据发送至数据链路层，达到数据缓存之后会被分解为两个部分：Header和Data。

在PCIe总线中，VC buffer总共由六个部分组成：

1. PH(Posted Request Header)：存放Memory Writes和Messages请求的TLP header；

2. PD(Posted Request Data)：存放Memory Writes和Messages请求的TLP Data；

3. NPH(Non-Posted Request Header)：存放Non-Posted请求的TLP header；

4. NPD(Non-Posted Request Data)：存放Non-Posted请求的TLP Data；

5. CPLH(Completion Header)：存放Read/Wirte Completions请求的TLP header；

6. CPLD(Completion Data)：存放Read/Wirte Completions请求的TLP Data；

注：有关TLP的结构与种类详见之前的文章。

所以，在发送TLP之前，发送端要确保接收端的Header buffer和Data buffer均有足够的空间接收数据。

三、Flow Control信用积分

通过阅读上一篇名为"Flow control机制概述"的文章，相信大家应该大概了解了Flow control信用机制的含义。PCIe协议中将接收端VC buffer的可用空间划分了很多单元，最小单元称为Flow control信用积分。

PCIe总线对Header和Data的信用积分单元大小的定义是不一样的：

1. Header (for Competitions) Credit Unit: 4DWs;

2. Header (for Requestions) Credit Unit: 5DWs;

3. Data (for Requestions) Credit Unit: 4DWs;