第五章：指令集

     指令集的设计是处理器架构中最重要的部分之一，在$ARM$的术语之中，称呼为$InstructionSetArchitecture,ISA$，所有的$ARM$的$CORTEX-M$处理器都是基于$Thumb-2$技术，这种技术允许16位和32位的指令在$oneoperatingstate$里面混合使用，这和经典的$ARM$处理器，例如$ARM7TDMI$是不同的。早期的$ARM$处理器，$ARM7TDMI$之前的处理器，支持一个叫做$ARM$指令集的32位指令集，经过一些年的发展，它从$ARM$架构1发展到了$ARM$架构4。这个32位指令集支持大部分指令的条件执行并且性能也不错，但是和8比特和16比特的架构相比，它需要更多的存储空间。
     在1995年，$ARM$推出了$ARM7TDMI$处理器，这个处理器支持一种新的操作状态，$oneoperatingstate$，运行一种新的16位指令集，这种新的16位指令集叫做$Thumb$。$ARM7TDMI$处理器可以操作在$ARM$状态，默认状态，也可以操作在$Thumb$状态。在操作期间处理器在软件的控制下，在这两种状态之间进行切换。应用程序的一部分用$ARM$指令来进行编译以求获得更高的性能，剩下的部分用$Thumb$指令来进行编译以求获得更高的代码紧凑性。有了这两种状态机制，编译后程序代码大小在降低的情况下同时也保持了较高的性能。
     即使是这样$Thumb$指令集还是有一定的局限性，因此在2003年$ARM$推出了$Thumb-2$技术，这种技术在一种操作状态，$oneoperatingstate$，中结合了16位和32位指令集。在$Thumb-2$技术中的指令集可以说是$Thumb$指令集的一个超集，它们中的很多指令都是32位的，因此可以处理以前仅仅在32位的$ARM$指令集中可以处理的操作，但是这些32位的指令和32位的$ARM$指令集中的指令的编码是不同的。在2006年，$ARM$推出了$CORTEX-M3$处理器，它使用了$Thumb-2$技术，仅仅支持$Thumb$操作状态，不像早期的处理器，它不支持$ARM$指令集。因为$CORTEX-M$处理器不支持$ARM$指令集，因此$CORTEX-M$处理器不向后兼容经典的$ARM$处理器。$ARM$指令集架构也是在不断发展的。在2011年，$ARM$公司推出了$ARMv8$指令集架构，这个指令集架构里面有一个支持64位操作的指令集，当前支持$ARMv8$指令集架构的是$CORTEX-A$和$CORTEX-R$系列处理器，$CORTEX-M$系列不支持。$ARM$指令集的发展如图1所示。

图1.

     不同的$CORTEX-M$系列处理器之间的区别是它们所支持的指令的不同，为了减小最后设计的芯片的尺寸，$CORTEX-M0$，$CORTEX-M0+$以及$CORTEX-M1$处理器仅仅支持大部分16位的$Thumb$指令以及少部分的32位的$Thumb$指令，$CORTEX-M3$处理器支持更多的32位的$Thumb$指令以及少量增加的16位的$Thumb$指令，$CORTEX-M4$处理器支持$DSP$增强指令以及浮点指令。$CORTEX-M0$，$CORTEX-M0+$，$CORTEX-M1$，$CORTEX-M3$以及$CORTEX-M4$处理器所支持的指令的简单视图如图2所示。从图中我们可以知道，$CORTEX-M0$，$CORTEX-M0+$，$CORTEX-M1$，$CORTEX-M3$以及$CORTEX-M4$处理器所支持的指令是向上兼容的。同时我们可以看到对于$CORTEX-M0$，$CORTEX-M0+$，$CORTEX-M1$，$CORTEX-M3$以及$CORTEX-M4$这些处理器，支持的指令越多，功能也就更强大，这样用户就可以根据自己的需求做出选择。

图2.

     在$ARM$架构汇编下，指令使用格式如下所示：

label
mnemonic operand1, operand2, . ; Comments
1
2

     $label$一般是作为一个地址位置的参考，它是可选的。立即数一般有前缀$\#$，定义常数使用$EQU$。

MOVS R0, #0x12 ; Set R0 = 0x12 (hexadecimal)
MOVS R1, #’A’ ; Set R1 = ASCII character A
1
2

NVIC_IRQ_SETEN EQU 0xE 000E100
NVIC_IRQ0_ENABLE EQU 0x1
.
LDR R0,=NVIC_IRQ_SETEN ; Put 0xE000E100 into R0
; LDR here is a pseudo instruction that will be converted
; to a PC relative literal data load by the assembler
MOVS R1, #NVIC_IRQ0_ENABLE ; Put immediate data (0x1) into
; register R1
STR R1, [R0] ; Store 0x1 to 0xE000E100, this enable external
; interrupt IRQ#0
1
2
3
4
5
6
7
8
9
10

     在上面的这一段代码中，$NVIC$模块的寄存器的地址值用$LDR$伪指令（即它不是标准的ARM指令，汇编程序在编译过程中，会将伪指令替换成标准的ARM指令，可能对应多条ARM指令）放到寄存器$R0$中。对于代码语句$LDRR0,=NVIC\_IRQ\_SETEN;$汇编器将会在代码中放置一个常数并插入一条内存读指令来将这个值放到寄存器$R0$中。伪指令的使用是很有必要的，因为当前的这个常数值太大了，因此不能被编码成单一的移动立即数指令。在使用$LDR$指令移动值到寄存器的时候，值得前面需要加一个前缀$=$。

LDR R3,=MY_NUMBER ; Get the memory location of MY_NUMBER
LDR R4, [R3] ; Read the value 0x12345678 into R4
.
LDR R0,=HELLO_TEXT ; Get the starting address of HELLO_TEXT
BL PrintText ; Call a function called PrintText to
; display string
.
ALIGN 4
MY_NUMBER DCD 0x12345678
HELLO_TEXT DCB “Hello\n”, 0 ; Null terminated string
1
2
3
4
5
6
7
8
9
10

     大部分汇编工具的另一个典型特征是可以在程序中插入数据，在上面的代码中，使用$DCD$指令在代码存储空间中放了一个字，这个字的值为$0x12345678$，存放这个字的地址空间的地址为$MY\_NUMBER$。使用$DCB$指令在代码存储空间中放了一个以$ASCII$码0值结尾的字符串，“Hello\n”，存放这个字符串的地址空间的地址为$HELLO\_TEXT$。还有一些类似$DCD$和$DCB$的指令。我们这里就不一一详细介绍了。在$ARM$处理器的汇编器中有些指令可以带一些后缀（可能在较新的指令集架构中才会生效），具体带与不带后缀的含义如图3所示。

图3.

     $CORTEX-M3$和$CORTEX-M4$处理器的指令可以根据功能划分为以下分组：

• Moving data within the processor
• Memory accesses
• Arithmetic operations
• Logic operations
• Shift and Rotate operations
• Conversion (extend and reverse ordering) operations
• Bit field processing instructions
• Program flow control (branch, conditional branch, conditional execution, and function calls)
• Multiply accumulate (MAC) instructions
• Divide instructions
• Memory barrier instructions
• Exception-related instructions
• Sleep mode-related instructions
• Other functions
       除此之外$CORTEX-M4$处理器支持增强$DSP$指令：
• SIMD operations and packing instructions
• Adding fast multiply and MAC instructions
• Saturation algorithms
• Floating point instructions (if the floating point unit is present)