学完基础的verilog语言后如何进一步学习fpga？
学fpga，先学写状态机，仿真和基础的i2c之类的协议，这是第一步，基础打好后，fpga必须会高速接口如ddr,pcie之类，算法方面至少fft之类的ip核试着用用，这算是进阶，然后还有异步时钟，布局布线，时序优化等等，技术路线基本就这样，等这些都掌握了，工作应该妥妥的
verilog是目前数字电路的通用（主流）描述语言，必学的。
但是数字IC/FPGA设计，绝不止是verilog。就像软件开发，绝不止是C++。
还有很多基础知识，专业知识技能是需要学习掌握的。自己可以对照下。
A：电子工程师（Electronics Engineer）基础知识
1：电路分析，数字电路基础；
2：微机原理，汇编语言；
3：C/C＋＋语言，数据结构；
4：Verilog语言（比如Michael, D.Cilette的《Verilog HDL高级数字设计》或夏宇闻老师的《Verilog数字系统设计教程》）；
5：晶体管原理；（做数字IC/FPGA设计，只需大致了解）
B：数字IC设计专业知识
1：进数字IC前端/FPGA设计的专业知识学习，sky推荐这本书：《CMOS VLSI Design A Circuits and Systems Perspective》。自认为是数字IC设计入门“圣经”。基本电路结构，加减法器结构，组合逻辑，时序逻辑，跨时钟设计都有涉及。
2：在此还需要理解On-Chip-Bus的基本知识与一个数字系统的基本结构，建议学习理解：AMBA总线，含：APB/AHB/AXI。由于ARM在数字IP领域的领导低位，AMBA总线事实上已经成为数字IC的通用总线结构，必学。
3：现在可以开始做数字IP的设计了，涉及到使用相关EDA tool。
a）：功能验证：对于初学者（在校生），能modelsim/questasim上做仿真测试，熟悉波形窗口；debug RTL code。再使用下windows版的nLint/Debussy就能完成数字IP功能设计验证了。
b）：综合与实现：这部分首先（重点）要掌握STA原理，比如：cell delay在cell library里面是怎么标定的，tool是怎么计算delay的，setup/hold timing check的计算公式是什么；clk skew, clk uncertainty, create_clock, create_generateclock, set_ideal_network, set_input_delay, set_false_path, set_multi_cycle_path，OCV , ....是什么意思，对STA有何作用。懂了STA原理，就可以用TCL语言写SDC（DC综合）/XDC（vivado综合实现）timing constraint了。目前XDC/SDC的语法已经基本统一了。
C：进阶知识、技能
1：算法方向：信号与系统，数字信号处理（DSP）；
2：接口方向：UART/IIC/SPI/DDR等常用接口协议；如有余力，可以看看USB/PCIE/SATA/MIPI；
3：日常工作的OS平台：linux操作系统使用；vim(emac)使用；bash(csh)；makefile；
4：脚本语言：Perl(Python)/TCL；
5：版本管理工具：SVN/Git；
D：项目锻炼
1：小数字IP的设计、验证（UART/SPI/Timer/AHB-SRAM）；
2：小数字IP在FPGA上的实际运行；
3：HW/SW的协同运作（试试zynq FPGA上PS-PL的协同）；
4：中大数字IP的设计、验证（AXI-DMA，图像ISP处理，CNN加速器等）；
5：中大型FPGA项目开发（导师项目）；
6：参与一个数字IC项目的设计、验证、FPGA emulation、流片（这个目前在校参与的机会很小）；
建议补充数字IC设计基本知识，比如：rtl代码与电路结构的关系（了解基本组合逻辑，比如加减法，乘法器的结构），跨时钟域电路原理域设计，STA原理与timing约束，BUS（AHB/APB/AXI）的知识。
如果搞fpga，还得熟悉下厂商提供的IP的实用，比如：内置CPU，网络接口等。
然后就是实际写代码上fpga板子试试。