• FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+图像缩放,提供3套工程源码和技术支持



    FPGA高端项目:FPGA基于GS2971+GS2972架构的SDI视频收发+图像缩放,提供3套工程源码和技术支持

    1、前言

    目前FPGA实现SDI视频编解码有两种方案:一是使用专用编解码芯片,比如典型的接收器GS2971,发送器GS2972,优点是简单,比如GS2971接收器直接将SDI解码为并行的YCrCb422,GS2972发送器直接将并行的YCrCb422编码为SDI视频,缺点是成本较高,可以百度一下GS2971和GS2972的价格;另一种方案是使用FPGA逻辑资源部实现SDI编解码,利用Xilinx系列FPGA的GTP/GTX资源实现解串,利用Xilinx系列FPGA的SMPTE SDI资源实现SDI编解码,优点是合理利用了FPGA资源,GTP/GTX资源不用白不用,缺点是操作难度大一些,对FPGA开发者的技术水平要求较高。有意思的是,这两种方案在本博这里都有对应的解决方案,包括硬件的FPGA开发板、工程源码等等。

    本设计基于Xilinx的Zynq7100-xc7z100ffg900-2中端FPGA开发板使用GS2971+GS2972的SDI视频接收发送+图像缩放,视频源有两种,分别对应开发者手里有没有SDI相机的情况,一种是使用HD-SDI相机,也可以使用SD-SDI或者3G-SDI相机,因为本设计是三种SDI视频自适应的;如果你的手里没有SDI相机或者没有SDI相机输入接口,则可使用FPGA内部生成的动态彩条模拟SDI相机视频;视频源的选择通过代码顶层的define宏定义进行选择,默认使用SDI相机作为视频源;同轴的SDI视频通过同轴线连接到GS2971转接板,GS2971解码芯片将同轴的串行的SDI视频解码为并行的BT1120格式视频,至此,SDI视频解码操作已经完成,可以进行常规的图像处理操作了;本设计的目的是做图像缩放后再经过GS2972后输出,需要进行BT1120视频转RGB+图像缩放+图像缓存+RGB转BT1120视频操作;本设计使用BT1120转RGB模块实现视频格式转换;图像缩放采用两种方案,方案1使用本博常用的纯verilog代码实现的图像缩放架构实现SDI的图像缩放操作,将原始的1920x1080分辨率的SDI视频缩小为960x540,当然,读者也可以缩放为其他分辨率;方案2使用本博常用的HLS实现的图像缩放架构实现SDI的图像缩放操作,将原始的1920x1080分辨率的SDI视频缩小为960x540,当然,读者也可以缩放为其他分辨率;图像缓存也使用两种架构,一种是FDMA架构,该架构简单灵活,输入接口为VGA视频时序,即用VS、DE、RGB数据,另一种是VDMA架构,该架构是Xilinx官方力推的架构,输入接口为AXI4-Stream;另外,FDMA架构的视频既可以缓存到PL端DDR,也可以缓存到PS端DDR,针对不同的项目需求;图像从DDR3读出后,进入纯verilog代码实现RGB转BT1120视频模块实现视频格式转换;最后BT1120视频经过GS2972编码芯片被编码为同轴的串行的SDI视频输出,并经过SDI转HDMI盒子输出到显示器;本博客提供3套工程源码,具体如下:
    在这里插入图片描述
    现对上述三套工程源码做如下解释,方便读者理解:
    工程源码4:
    输入视频为HD-SDI相机或动态彩条,输入分辨率为1920x1080@30Hz,经过GS2971解码+BT1120转RGB+FDMA图像缓存+RGB转BT1120模块+GS2972编码后,以3G-SDI接口方式输出,图像缩放方案采用纯verilog代码实现,由1920x1080缩小为960x540;此工程的FDMA图像缓存架构将视频缓存到PL端DDR3,适应于纯FPGA项目,比如可用于Xilinx的Artix7、Kintex7、Virtex7等FPGA;

    工程源码5:
    输入视频为HD-SDI相机或动态彩条,输入分辨率为1920x1080@30Hz,经过GS2971解码+BT1120转RGB+FDMA图像缓存+RGB转BT1120模块+GS2972编码后,以3G-SDI接口方式输出,图像缩放方案采用纯verilog代码实现,由1920x1080缩小为960x540;此工程的FDMA图像缓存架构将视频缓存到PS端DDR3,适应于Zynq系列FPGA项目,比如可用于Xilinx的Zynq7000系列、Zynq7000、Zynq UltraScale等FPGA;

    工程源码6:
    输入视频为HD-SDI相机或动态彩条,输入分辨率为1920x1080@30Hz,经过GS2971解码+BT1120转RGB+VDMA图像缓存+RGB转BT1120模块+GS2972编码后,以3G-SDI接口方式输出,图像缩放方案采用HLS图像缩放,由1920x1080缩小为960x540;此工程的VDMA图像缓存架构将视频缓存到PS端DDR3,即可用于纯FPGA项目,比如可用于Xilinx的Artix7、Kintex7、Virtex7等FPGA,配合MicroBlaze;也可用于Zynq系列FPGA项目,比如可用于Xilinx的Zynq7000系列、Zynq7000、Zynq UltraScale等FPGA;

    本文详细描述了Xilinx的Zynq7100-xc7z100ffg900-2 FPGA基于GS2971+GS2972架构的SDI视频接收发送+图像缩放,工程代码编译通过后上板调试验证,可直接项目移植,适用于在校学生做毕业设计、研究生项目开发,也适用于在职工程师做项目开发,可应用于医疗、军工等行业的数字成像和图像传输领域;
    提供完整的、跑通的工程源码和技术支持;
    工程源码和技术支持的获取方式放在了文章末尾,请耐心看到最后;

    免责声明

    本工程及其源码即有自己写的一部分,也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等),若大佬们觉得有所冒犯,请私信批评教育;基于此,本工程及其源码仅限于读者或粉丝个人学习和研究,禁止用于商业用途,若由于读者或粉丝自身原因用于商业用途所导致的法律问题,与本博客及博主无关,请谨慎使用。。。

    2、相关方案推荐

    本博已有的 SDI 编解码方案

    我的博客主页开设有SDI视频专栏,里面全是FPGA编解码SDI的工程源码及博客介绍;既有基于GS2971/GS2972的SDI编解码,也有基于GTP/GTX资源的SDI编解码;既有HD-SDI、3G-SDI,也有6G-SDI、12G-SDI等;专栏地址链接:点击直接前往

    本方案的SDI接收+发送

    本方案采用GS2971接收SDI视频,然后进行图像缓存操作(图像缓存方案包括FDMA方案和VDMA方案,缓存介质包括PL端DDR3、PS端DDR3),最后用GS2971发送SDI视频,最终以3G-SDI输出;提供3套工程源码,3套工程源码详情请参考“1、前言”中的截图,上述所有工程源码均已上板调试通过,详细设计说明等待本博更新对用的博客。。。

    本方案的SDI接收+纯verilog图像缩放+纯verilog多路视频拼接应用

    本方案采用GS2971接收SDI视频,然后进行图像缩放操作(图像缩放方案为纯verilog图像缩放),再进行多路视频拼接(包括2路、4路、8路、16路视频拼接,拼接方案为纯verilogFDMA方案,视频拼接和图像缓存为一个整体,缓存介质包括PL端DDR3、PS端DDR3),最后用GS2972编码器发送SDI视频,最终以3G-SDI输出;提供8套工程源码,8套工程源码详情请参考“1、前言”中的截图,上述所有工程源码均已上板调试通过,详细设计说明等待本博更新对用的博客。。。

    本方案的SDI接收+HLS图像缩放+HLS多路视频拼接应用

    本方案采用GS2971接收SDI视频,然后进行图像缩放操作(图像缩放方案为HLS图像缩放),再进行多路视频拼接(拼接方案为Xilinx官方的Video Mixer方案,包括2路、4路、8路、16路视频拼接),再进行图像缓存操作(图像缓存方案为VDMA方案,缓存介质包括PS端DDR3),最后用GS2972编码器发送SDI视频,最终以3G-SDI输出;提供4套工程源码,4套工程源码详情请参考“1、前言”中的截图,上述所有工程源码均已上板调试通过,详细设计说明等待本博更新对用的博客。。。

    本方案的SDI接收+OSD动态字符叠加输出应用

    本方案采用GS2971接收SDI视频,然后进行动态字符叠加(方案为HLS动态字符叠加),再进行图像缓存操作(图像缓存方案为VDMA方案,缓存介质包括PS端DDR3),最后用GS2972编码器发送SDI视频,最终以3G-SDI输出;提供1套工程源码,工程源码详情请参考“1、前言”中的截图,上述所有工程源码均已上板调试通过,详细设计说明等待本博更新对用的博客。。。

    本方案的SDI接收+HLS多路视频融合叠加应用

    本方案采用GS2971接收SDI视频,然后进行多路视频融合叠加(方案为HLS多路视频融合叠加),再进行图像缓存操作(图像缓存方案为VDMA方案,缓存介质包括PS端DDR3),最后用GS2972编码器发送SDI视频,最终以3G-SDI输出;提供1套工程源码,工程源码详情请参考“1、前言”中的截图,上述所有工程源码均已上板调试通过,详细设计说明等待本博更新对用的博客。。。

    本方案的SDI接收+GTX 8b/10b编解码SFP光口传输

    本方案采用GS2971接收SDI视频,然后进行8b/10b编解码作(8b/10b编解码方案为GTX高速接口方案,线速率为5G),再通过板载的SFP光口实现数据回环,再进行图像缓存操作(图像缓存方案为FDMA方案,缓存介质包括PL端DDR3、PS端DDR3),最后用GS2972编码器发送SDI视频,最终以3G-SDI输出;提供2套工程源码,2套工程源码详情请参考“1、前言”中的截图,详细设计方案请参考我专门的博客,上述所有工程源码均已上板调试通过,详细设计说明等待本博更新对用的博客。。。

    FPGA的SDI视频编解码项目培训

    基于目前市面上FPGA的SDI视频编解码项目培训较少的特点,本博专门开设了FPGA的SDI视频编解码高级项目培训班,专门培训SDI视频的编解码,具体培训计划细节如下:
    1、我发你上述全套工程源码和对应的工程设计文档网盘链接,你保存下载,作为培训的核心资料;
    2、你根据自己的实际情况安装好对应的开发环境,然后对着设计文档进行浅层次的学习;
    3、遇到不懂的随时问我,包括代码、职业规划、就业咨询、人生规划、战略规划等等;
    4、每周末进行一次腾讯会议,我会检查你的学习情况和面对面沟通交流;
    5、你可以移植代码到你自己的FPGA开发板上跑,如果你没有板子,你根据你自己的需求修改代码后,编译工程,把bit发我,我帮你下载到我的板子上验证;或者你可以买我的开发板;

    3、详细设计方案

    设计原理框图

    工程源码4、5的设计原理框图如下,该设计采用纯verilog代码缩放方案+FDMA图像缓存方案:
    在这里插入图片描述
    工程源码6的设计原理框图如下,该设计采用HLS图像缩放方案+VDMA图像缓存方案:
    在这里插入图片描述

    视频源选择

    视频源有两种,分别对应开发者手里有没有SDI相机的情况,一种是使用HD-SDI相机,也可以使用SD-SDI或者3G-SDI相机,因为本设计是三种SDI视频自适应的;如果你的手里没有SDI相机或者没有SDI相机输入接口,则可使用FPGA内部生成的动态彩条模拟SDI相机视频;视频源的选择通过代码顶层的define宏定义进行选择,默认使用SDI相机作为视频源;如下:
    在这里插入图片描述
    选择逻辑代码部分如下:
    在这里插入图片描述
    选择逻辑如下:
    当(注释) define COLOR_TEST时,输入源视频是SDI相机;
    当(不注释) define COLOR_TEST时,输入源视频是动态彩条;

    动态彩条

    如果你的手里没有SDI相机或者没有SDI相机输入接口,则可使用FPGA内部生成的动态彩条模拟SDI相机视频;视频源的选择通过代码顶层的define宏定义进行,动态彩条可配置为不同分辨率的视频,视频的边框宽度,动态移动方块的大小,移动速度等都可以参数化配置,我这里配置为辨率1920x1080,动态彩条模块代码位置和顶层接口和例化如下:
    在这里插入图片描述
    在这里插入图片描述
    动态彩条模块的例化请参考工程源码的顶层代码;

    SDI 相机

    我用到的是SDI相机为HD-SDI相机,输出分辨率为1920x1080@30Hz,本工程对SDI相机的选择要求范围很宽,可以是SD-SDI、HD-SDI、3G-SDI,因为很设计对这三种SDI视频是自动识别并自适应的;如果你的手里没有SDI相机,也可以去某宝买HDMI转SDI盒子,一百多块钱就可以搞定,使用笔记本电脑模拟视频源,用HDMI线连接HDMI转SDI盒子,输出SDI视频做事视频源,可以模拟SDI相机;

    GS2971+GS2972架构

    本设计采用GS2971解码芯片接收SDI+GS2972芯片编码发送SDI,GS2971和GS2972不需要软件配置,硬件电阻上下拉即可完成配置,本设计配置为输出/输入BT1120格式视频,当然,你在设计电路时也可以配置为输出CEA861格式视频;GS2971+GS2972硬件架构如下,提供PDF格式原理图:
    在这里插入图片描述

    BT1120转RGB

    BT1120转RGB模块的作用是将SMPTE SD/HD/3G SDI IP核解码输出的BT1120视频转换为RGB888视频,它由BT1120转CEA861模块、YUV422转YUV444模块、YUV444转RGB888三个模块组成,该方案参考了Xilinx官方的设计;BT1120转RGB模块代码架构如下:
    在这里插入图片描述

    纯verilog图像缩放模块详解

    图像缩放模块功能框图如下,由跨时钟FIFO、插值+RAM阵列构成,跨时钟FIFO的目的是解决跨时钟域的问题,比如从低分辨率视频放大到高分辨率视频时,像素时钟必然需要变大,这是就需要异步FIFO了,插值算法和RAM阵列具体负责图像缩放算法层面的实现;
    在这里插入图片描述
    插值算法和RAM阵列以ram和fifo为核心进行数据缓存和插值实现,设计架构如下:
    在这里插入图片描述
    图像缩放模块代码架构如下:模块的例化请参考工程源码的顶层代码;
    在这里插入图片描述
    图像缩放模块FIFO的选择可以调用工程对应的vivado工具自带的FIFO IP核,也可以使用纯verilog实现的FIFO,可通过接口参数选择,图像缩放模块顶层接口如下:

    module helai_video_scale #(
    	//---------------------------Parameters----------------------------------------
    	parameter FIFO_TYPE          =	"xilinx",		// "xilinx" for xilinx-fifo ; "verilog" for verilog-fifo
    	parameter DATA_WIDTH         =	8       ,		//Width of input/output data
    	parameter CHANNELS           =	1       ,		//Number of channels of DATA_WIDTH, for color images
    	parameter INPUT_X_RES_WIDTH  =	11      		//Widths of input/output resolution control signals	
    )(
    	input                            i_reset_n         ,    // 输入--低电平复位信号
    	input  [INPUT_X_RES_WIDTH-1:0]   i_src_video_width ,	// 输入视频--即缩放前视频的宽度
    	input  [INPUT_X_RES_WIDTH-1:0]   i_src_video_height,	// 输入视频--即缩放前视频的高度
    	input  [INPUT_X_RES_WIDTH-1:0]   i_des_video_width ,	// 输出视频--即缩后前视频的宽度
    	input  [INPUT_X_RES_WIDTH-1:0]   i_des_video_height,	// 输出视频--即缩后前视频的高度
    	input                            i_src_video_pclk  ,	// 输入视频--即缩前视频的像素时钟
    	input                            i_src_video_vs    ,	// 输入视频--即缩前视频的场同步信号,必须为高电平有效
    	input                            i_src_video_de    ,	// 输入视频--即缩前视频的数据有效信号,必须为高电平有效
    	input  [DATA_WIDTH*CHANNELS-1:0] i_src_video_pixel ,	// 输入视频--即缩前视频的像素数据
    	input                            i_des_video_pclk  ,	// 输出视频--即缩后视频的像素时钟,一般为写入DDR缓存的时钟
    	output                           o_des_video_vs    ,	// 输出视频--即缩后视频的场同步信号,高电平有效
    	output                           o_des_video_de    ,	// 输出视频--即缩后视频的数据有效信号,高电平有效
    	output [DATA_WIDTH*CHANNELS-1:0] o_des_video_pixel 		// 输出视频--即缩后视频的像素数据
    );
    
    • 1
    • 2
    • 3
    • 4
    • 5
    • 6
    • 7
    • 8
    • 9
    • 10
    • 11
    • 12
    • 13
    • 14
    • 15
    • 16
    • 17
    • 18
    • 19
    • 20
    • 21

    FIFO_TYPE选择原则如下:
    1:总体原则,选择"xilinx"好处大于选择"verilog";
    2:当你的FPGA逻辑资源不足时,请选"xilinx";
    3:当你图像缩放的视频分辨率较大时,请选"xilinx";
    4:当你的FPGA没有FIFO IP或者FIFO IP快用完了,请选"verilog";
    5:当你向自学一下异步FIFO时,,请选"verilog";
    6:不同FPGA型号对应的工程FIFO_TYPE参数不一样,但选择原则一样,具体参考代码;

    2种插值算法的整合与选择
    本设计将常用的双线性插值和邻域插值算法融合为一个代码中,通过输入参数选择某一种算法;
    具体选择参数如下:

    input  wire i_scaler_type //0-->bilinear;1-->neighbor
    
    • 1

    通过输入i_scaler_type 的值即可选择;

    输入0选择双线性插值算法;
    输入1选择邻域插值算法;

    代码里的配置如下:
    在这里插入图片描述

    纯verilog图像缩放模块使用

    图像缩放模块使用非常简单,顶层代码里设置了四个参数,举例如下:
    在这里插入图片描述
    上图视频通过图像缩放模块但不进行缩放操作,旨在掌握图像缩放模块的用法;如果需要将图像放大到1080P,则修改为如下:
    在这里插入图片描述
    当然,需要修改的不仅仅这一个地方,FDMA的配置也需要相应修改,详情请参考代码,但我想要证明的是,图像缩放模块使用非常简单,你都不需要知道它内部具体怎么实现的,上手就能用;

    HLS图像缩放详解

    工程源码6图像缩放采用HLS方案C++代码实现,并综合成RTL后封装为IP,可在vivado中调用该IP,关于这个方案详情,请参考我之前的博客,博客链接如下:
    点击直接前往
    该IP在vivado中的综合资源占用情况如下:
    在这里插入图片描述
    HLS图像缩放需要在SDK中运行驱动和用户程序才能正常工作,我在工程中给出了C语言程序,具体参考工程源码;

    图像缓存

    工程4、5采用FDMA图像缓存方案,FDMA架构使用本博常用的图像缓存架构,它实现图像3帧缓存,缓存介质为板载的DDR3;FDMA图像缓存架构由FDMA、FDMA控制器、缓存帧选择器构成、Xilinx MIG IP核(PL端)、Zynq软核(PS端)构成;图像缓存使用Xilinx vivado的Block Design设计,以工程源码4为例如下图:
    在这里插入图片描述
    关于FDMA更详细的介绍,请参考我之前的博客,博文链接如下:
    点击直接前往

    工程6采用VDMA图像缓存方案,VDMA架构使用Xilinx官方力推的VDMA图像缓存架构实现图像3帧缓存,缓存介质为板载的PS端DDR3;VDMA图像缓存架构由Video In to AXI4-Stream、VDMA、Zynq软核、Video Timing Controller、AXI4-Stream To Video Out构成;图像缓存使用Xilinx vivado的Block Design设计,如下图:
    在这里插入图片描述

    RGB转BT1120

    在SDI输出方式下需要使用该模块;RGB转BT1200模块的作用是将用户侧的RGB视频转换为BT1200视频输出给SMPTE SD/HD/3G SDI IP核;RGB转BT1120模块由RGB888转YUV444模块、YUV444转YUV422模块、SDI视频编码模块、数据嵌入模块组成,该方案参考了Xilinx官方的设计;BT1120转RGB模块代码架构如下:
    在这里插入图片描述

    SDI转HDMI盒子

    在SDI输出方式下需要使用到SDI转HDMI盒子,因为我手里的显示器没有SDI接口,只有HDMI接口,为了显示SDI视频,只能这么做,当然,如果你的显示器有SDI接口,则可直接连接显示,我的SDI转HDMI盒子在某宝购买,不到100块;我用的截图如下:
    在这里插入图片描述

    源码架构

    工程源码4使用纯verilog实现的图像缩放方案,使用FDMA图像缓存架构,缓存PL端DDR3;工程源码5也使用纯verilog实现的图像缩放方案,使用FDMA图像缓存架构,缓存PS端DDR3;工程源码6使用HLS实现的图像缩放方案,使用VDMA图像缓存架构,缓存PS端DDR3,3套工程源码的Block Design见前面的“图像缓存”章节,3套工程源码的源码架构具有相似性,这里就不一个个截图了,仅以工程源码4为例截图如下,另外两套与之类似;
    在这里插入图片描述
    工程5使用了自定义的FDMA方案,虽然不需要SDK配置,但FDMA的AXI4接口时钟由Zynq提供,所以需要运行SDK程序才能启动Zynq,从而为PL端逻辑提供时钟;由于不需要SDK配置,所以SDK软件代码就变得极度简单,只需运行一个“Hello World”即可,如下:
    在这里插入图片描述
    工程6使用了Xilinx官方的HLS图像缩放+VDMA方案,HLS图像缩放和VDMA需要配置才能使用,运行SDK才能启动Zynq软核,SDK需运行HLS图像缩放VDMA的驱动,软件代码架构如下:
    在这里插入图片描述

    4、工程源码4详解–>SDI收发+纯verilog图像缩放+FDMA缓存PL端DDR3

    开发板FPGA型号:Xilinx–Zynq7100–xc7z100ffg900-2;
    开发环境:Vivado2019.1;
    输入:HD-SDI相机,分辨率1920x1080@30Hz;
    输出:3G-SDI ,分辨率1920x1080@60Hz;
    SDI接收方案:GS2971解码芯片;
    SDI发送方案:GS2972编码芯片;
    缩放方案:纯verilog图像缩放方案;
    输入输出缩放:输入1920x1080–>输出960x540;
    图像缓存方案:FDMA方案;
    图像缓存路径:PL端DDR3;
    工程作用:此工程目的是让读者掌握FPGA基于GS2971+GS2972架构的SDI视频收发+图像缩放的设计能力,以便能够移植和设计自己的项目;
    工程Block Design和工程代码架构请参考第3章节“工程1–>源码架构“小节内容;
    工程的资源消耗和功耗如下:
    在这里插入图片描述

    5、工程源码5详解–>SDI收发+纯verilog图像缩放+FDMA缓存PS端DDR3

    开发板FPGA型号:Xilinx–Kintex7–xc7k325tffg676-2;
    开发环境:Vivado2019.1;
    输入:HD-SDI相机,分辨率1920x1080@30Hz;
    输出:3G-SDI ,分辨率1920x1080@60Hz;
    SDI接收方案:GS2971解码芯片;
    SDI发送方案:GS2972编码芯片;
    缩放方案:纯verilog图像缩放方案;
    缩放方案:纯verilog图像缩放方案;
    输入输出缩放:输入1920x1080–>输出960x540;
    图像缓存方案:FDMA方案;
    图像缓存路径:PS端DDR3;
    工程作用:此工程目的是让读者掌握FPGA实现基于GS2971+GS2972架构的SDI视频收发+图像缩放的设计能力,以便能够移植和设计自己的项目;
    工程Block Design和工程代码架构请参考第3章节“工程2–>源码架构“小节内容;
    工程的资源消耗和功耗如下:
    在这里插入图片描述

    6、工程源码6详解–>SDI收发+HLS图像缩放+VDMA缓存PS端DDR3

    开发板FPGA型号:Xilinx–Kintex7–xc7k325tffg676-2;
    开发环境:Vivado2019.1;
    输入:HD-SDI相机,分辨率1920x1080@30Hz;
    输出:3G-SDI ,分辨率1920x1080@60Hz;
    SDI接收方案:GS2971解码芯片;
    SDI发送方案:GS2972编码芯片;
    缩放方案:HLS图像缩放方案;
    输入输出缩放:输入1920x1080–>输出960x540;
    图像缓存方案:VDMA方案;
    图像缓存路径:PS端DDR3;
    工程作用:此工程目的是让读者掌握FPGA实现基于GS2971+GS2972架构的SDI视频收发+图像缩放的设计能力,以便能够移植和设计自己的项目;
    工程Block Design和工程代码架构请参考第3章节“工程3 -->源码架构“小节内容;
    工程的资源消耗和功耗如下:
    在这里插入图片描述

    7、工程移植说明

    vivado版本不一致处理

    1:如果你的vivado版本与本工程vivado版本一致,则直接打开工程;
    2:如果你的vivado版本低于本工程vivado版本,则需要打开工程后,点击文件–>另存为;但此方法并不保险,最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本;
    在这里插入图片描述
    3:如果你的vivado版本高于本工程vivado版本,解决如下:
    在这里插入图片描述
    打开工程后会发现IP都被锁住了,如下:
    在这里插入图片描述
    此时需要升级IP,操作如下:
    在这里插入图片描述
    在这里插入图片描述

    FPGA型号不一致处理

    如果你的FPGA型号与我的不一致,则需要更改FPGA型号,操作如下:
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    更改FPGA型号后还需要升级IP,升级IP的方法前面已经讲述了;

    其他注意事项

    1:由于每个板子的DDR不一定完全一样,所以MIG IP需要根据你自己的原理图进行配置,甚至可以直接删掉我这里原工程的MIG并重新添加IP,重新配置;
    2:根据你自己的原理图修改引脚约束,在xdc文件中修改即可;
    3:纯FPGA移植到Zynq需要在工程中添加zynq软核;

    8、上板调试验证

    准备工作

    需要准备的器材如下:
    FPGA开发板;
    SDI摄像头,没有摄像头则选择动态彩条;
    SDI转HDMI盒子;
    HDMI显示器;
    我的开发板了连接如下:
    在这里插入图片描述
    图中居左者为GS2971接收芯片,对应的金色同轴线连接SDI相机;居右者为GS2972发送芯片,对应的黑色同轴线连接SDI转HDMI盒子;SDI转HDMI盒子再连接显示器;

    输出视频演示

    以工程4为例,输出如下,工程5、6输出效果与之一样:

    GS2971接收+图像缩放+GS2972发送

    9、福利:工程代码的获取

    福利:工程代码的获取
    代码太大,无法邮箱发送,以某度网盘链接方式发送,
    资料获取方式:私,或者文章末尾的V名片。
    网盘资料如下:
    在这里插入图片描述

  • 相关阅读:
    CrossOver2023虚拟机软件安装双系统教程
    LeetCode_贪心算法_简单_409.最长回文串
    电力机柜数据监测RTU
    【Vue】vuex mapActions和mapMutations
    百度首个江苏智算中心落地 携手盐城共建200P算力规模
    【ARM Trace32(劳特巴赫) 使用介绍 2 -- Trace32 cmm 脚本基本语法及常用命令】
    华纳云:linux怎么配置jdk环境变量
    Go使用Gin+Redis实现增删改查
    谨防OKR,90%的公司都在错误地使用它们
    音视频从入门到精通——超简单的基于FFMPEG+SDL的视频播放器(二)
  • 原文地址:https://blog.csdn.net/qq_41667729/article/details/136608058