北邮22信通一枚~
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章
持续关注作者 迎接数电实验学习~
获取更多文章,请访问专栏:
北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客
最近很多uu问我怎么用quartus连接的modelsim软件进行仿真,所以这里给大家一个简要教程啦
本篇文章以第九周实验:实现寄存器74LS374为例,按步骤讲解使用modelsim进行仿真的全过程,需要的uu记得收藏哦~
第九周实验的博客教程请参考:
北邮22级信通院数电:Verilog-FPGA(9)第九周实验(4)实现寄存器74LS374-CSDN博客
请参考我的博客北邮22级信通院数电:Verilog-FPGA(2)modelsim北邮信通专属下载、破解教程_青山入墨雨如画的博客-CSDN博客
创建工程。
添加主程序和仿真测试文件。
综合。
注意,使用仿真方法对项目进行测试不用分配管脚。
assignments->settings->simulation
compile test bench->test benches
new。
输入仿真测试文件的名称。
test bench and simulation files -> file name -> …
找到你的仿真测试文件,打开。
add。
OK->OK->OK。
tools-Run Simulation Tool->RTL Simulation
仿真测试成功。