LVDS、LVPECL和CML都是高速设计常用的逻辑电平，各具特色。从以下几个方面分别进行比较。
（1） 驱动模式方面。三种都是电流驱动模式，适用于高速应用。
（2）外部端接方面。 ①CML最简单，一般无需外加端接
②LVDS需要外部端接一个100欧姆电阻，且电阻尽量靠近接收端。需要注意的是，有些LVDS芯片已经内置100欧姆电阻了。
③LVPECL最难
（3）功耗方面。 ①摆幅越小，功耗越少。LVDS摆幅最小，功耗最少。不及LVPECL的1/3。
②CML的功耗次之，但是也不小。LVPECL最大，因为这两个信号摆幅较大，且工作在非饱和态，所以功耗很大，
③CML和LVPECL的结构有很大差异。CML的功耗较低。
（4）工作速率方面： ①由于CML和LVPECL内部的三极管工作在非饱和态，所以逻辑电平的翻转速率高，能支持极高的传输速率。
②LVDS输入差分对摆幅Vid较小，仅为100mV，所以LVDS噪声容限较小，无法支持极高的速率。
③CML和LVPECL的Vid摆幅相对较大，使得噪声容限大。有利于高速传输。
所以速率由快到慢是：CML、LVPECL、LVDS；
（5） 耦合方式：三种电平都支持直流耦合（DC Couple）和交流耦合（AC Couple）。
（6）标准规范方面。三种电平中，仅LVDS有国际标准，CML和LVPECL的参数都需要从手册去了解。