target:prerequisites
command
target:目标文件,可以是Objcet File,也可以是执行文件,还可以是一个标签(Label);
prerequisites:需要生成target这个文件所要用到的文件或目标;
command:make所需要执行的命令(任意的shell命令)
示例:
1 main: main.o input.o calcu.o
2 gcc -o main main.o input.o calcu.o
3
4 main.o: main.c input.c
5 gcc -c main.c input.c
6
7 input.o: input.c culcu.c
8 gcc -c input.c calcu.c
9
10 calcu.o: calcu.c
11 gcc -c calcu.c
12
13
14 clean:
15 rm *.o
16 rm main
在前面的例子中,我们的main.o input.o calcu.o重复出现了两次,虽然这里看着不多,但随着文件数量的增多,这种重复就会显得非常的臃肿,所以可以使用变量来代替,比如本例中我们使用object代替main.o input.o calcu.o。在makefile中,虽然它被称为变量,但其实其作用是类似于C语言中的宏定义,做的是文本替换的工作,并且在使用的时候只需要用${变量名}代替就行。
1 #变量使用
2 object = main.o input.o calcu.o
3 main: $(object)
4 gcc -o main $(object)
5
6 main.o: main.c input.c
7 gcc -c main.c input.c
8
9 input.o: input.c calcu.c
10 gcc -c input.c calcu.c
11
12 calcu.o: calcu.c
13 gcc -c calcu.c
14
15
16 clean:
17 rm *.o
18 rm main
只要 make 看到一个[.o]文件,它就会自动的把[.c]文件加在依赖关系中,如果 make找到一个 main.o,那么 main.c,就会是 main.o 的依赖文件。并且 cc -c main.c 也会被推导出来,于是,我们的 makefile 再也不用写得这么复杂。我们的是新的 makefile 又出炉了。
1 object = main.o input.o calcu.o
2 main: $(object)
3 gcc -o main $(object)
4
5 main.o: input.c
6 gcc -c main.c input.c
7
8 input.o: calcu.c
9 gcc -c input.c calcu.c
10
11 calcu.o: calcu.c
12 gcc -c calcu.c
13
14
15 clean:
16 rm *.o
17 rm main
在makefile中,都应该包含一个清空目标文件(.o和执行文件)的规则
1 clean:
2 rm *.o
3 rm main
更好的做法是:
1 .PHONY : clean
2 clean :
3 -rm edit $(objects)