数字电路和模拟电路-10时序逻辑电路的分析和设计

前言：学习同步时序逻辑电路的分析、设计

一、同步时序逻辑电路的分析

1、时序逻辑电路的分析步骤

2、例：请分析以下同步时序电路。

步骤一：

只有一条CP，判断为同步时序电路

无输入是计数器

步骤二：

（1）驱动方程：

 （2）状态方程

把驱动方程，带入JK触发器的特性方程里，得出状态方程

 （3）输出方程

步骤三：

（1）状态表

（2） 状态图

 

 000→110七个状态构成循环，称为有效循环。
“111”位于有效循环之外，称为无效状态。
如果无效状态在若干个CP作用后，最终能进入有效循环称该电路具有自启动能力。
上述时序电路能够自启动。

（3）时序图

步骤四：

功能描述：同步七进制加法计数器

二、同步时序逻辑电路的设计

1、组合逻辑电路的设计步骤:

2、时序逻辑电路的设计步骤：

3、案例：试用JK触发器设计一个同步七进制计数器。

（1）逻辑抽象，画出状态图。

需要E个触发器。

（2）列出状态表

（3）求出状态方程

 （4）求出电路的驱动方程

（5）根据得到的驱动方程画出逻辑图。

 （6）检查电路能否自启动。

 总结：

同步时序逻辑电路的分析和设计刚好是相反的过程