点击菜单 Reports - Bill of Materials ,在弹出的生成 BOM 界面中,点击 OK 按钮导出 BOM 。
鼠标左键选中标识(比如SMBJ12CA) - 右键 Find Similar Objects... ,根据标志选择:

点击 OK 键, 会弹出 SCH Inspector 界面。此时按下 Ctrl + A 键,选中所有标志器件,然后在 SCH Inspector 界面内将标识修改为需要的值。
注意:如果不按下 Ctrl + A 键,只会更改一处标识。
点击右下角的 Clear 按键,可以返回正常显示状态。
表现为移动元器件的最小间距,依次点击 View - Grids - Set Snap Grid... ,在弹出的对话框中填写合适的数字,单位为 mil 。
导出 PDF 或者 DXF 文件格式时,引脚字符整体左移,如下图所示。
解决方法为:依次点击菜单 DXP -> Preferences -> Schematic -> General ,去掉 Render Text with GDI+ 选项。

从嘉立创下载的原理图封装,字体默认是宋体,这和原来的封装不一致,为了统一,在原理图库中修改这个问题。
双击每个引脚,打开 Pin Properties 对话框,取消 Use local font setting 选项,如下图所示。

点击菜单 Tools - Document Options... ,选中 Always Show Comment/Designator 选项,如下图所示。

原理图封装会显示出默认 Designator 和 Comment ,此时双击这些字符,在打开的 Paramenter Properties 对话框中修改字体颜色等,如下图所示。

如下图所示,电阻不在栅格线上。

这是由于在放置电阻时,原理图栅格尺寸单位选择的是米(Metric),如下图所示。
解决的方法也很简单:

12/25 mil,常用过孔为 16/28 mil 和 24/40mil 。q 键。R - M 可实现快速测量间距Ctrl + R可以实现图章工具Shift + S:打开/关闭单层E - Origin(原点)- Set 可以重设原点Redefine Board Shape ,推荐的做法是在 Keep-Out-Layer 层绘制板子外形,把外形选中后,点击菜单 Design - Board Shape - Define from selected objects 即可。1 ,然后点击菜单 Design - Redefine Board Shape,现在可以像以前一样自定义绘制 PCB 外形了。绘制完以后,按按键 2 返回 2D 界面。Electrical - Clearance 上右击,选择 New Rule...,新建一个 Polygon 规则:
然后点击底部 Priorities... 按钮,将 Polygon 优先级设置为 1(最高)。
11. 添加层:Design - Layer Stack Manager,在弹出的界面中右键,添加层。

12. 设置层颜色和显示/隐藏
打开 View Configurations 对话框,即视图配置对话框(或者快捷键 L )。

打开的对话框如下所示,改变各层走线和铺铜颜色:

显示和隐藏不同的视图:

其中,可以隐藏/显示 过孔(Vias)、焊盘(Pads)、丝印(Strings)、覆铜(Polygons)、布线和元件边框(Tracks)。
L,打开 View Configurations 视图。选择 Transparency 选项卡,其中 Polygons 为铺铜。选中一个层后,调节滑块可以设置透明度,0% 表示不透明。
Electrical - Clearance :
2. Un-Routed Net Constraint:有未布线的网络

对应规则中的 Electrical - Un-Touted Net

4. Hole Size Constraint(Min=1mil)(Max=100mil):违反了孔尺寸大小限制

对应规则中的 Manufacturing(制造) - Hole Size :

6. Minimum Solder Mask Sliver(Gap=2mil):违反阻焊层与阻焊层最小间距

对应规则中的Manufacturing(制造) - Minimum Solder Mask Sliver :

8. Silk To Solder Mask(Clearance=2mil):违反丝印到阻焊层最小间距

对应规则中的Manufacturing(制造) - Silk To Solder Mask Clearance :

10. Silk to Silk(Clearance=2mil):违反丝印与丝印最小间距

对应规则中的Manufacturing(制造) - Silk To Silk Clearance :

12. Net Antennae:走线突出去一部分形成了天线

对应规则中的Manufacturing(制造) - Net Antennae :

14. 保留
File - Smart PDF...
在红框中双击鼠标,打开层属性对话框:

6. TopOverlay、Mechanical1、Mutti-layer全部保留
注:TopOverlay中去除字符串,指示器和注释, 可以去除丝印字符
7. Top Layer层按照如下设置:

其它图层全部关闭
导出顶层
右击 PCB 图层标签,隐藏 VCC、GND、Bottom Layer、Top Overlay、Bottom Overlay、Top Paste、TopSolder 层,点击菜单 File - Export - DXF/DWG,选择保存位置和文件名后,弹出导出设置界面,注意图中底部 Layers 选择 Currently Visible Layers:

导出底层
在导出顶层的基础上,打开 Bottom Layer 层,去掉 Top Layer 、Mechanical 13、Mechanical 15、Mechanical 16,然后按照导出顶层的方法执行。
1.打开 AD16 加载 J-Link 驱动问题

找到 Preferences - FPGA - Devices View,关闭 Options 区域的全部选项,如下图所示:

重启 AD ,J-Link 驱动消失。
读后有收获,资助博主养娃 - 千金难买知识,但可以买好多奶粉 (〃‘▽’〃)
