第三章 组合逻辑电路

第三章 组合逻辑电路

组合逻辑电路

电路在任意时刻的输出状态仅由该时刻的输入信号决定，与电路在此信号输入之前的状态无关。

组合逻辑电路的分析

分析步骤
①根据逻辑电路图，写出输出逻辑函数的表达式
②根据逻辑表达式，列出真值表
③由真值表或表达式分析电路功能

组合逻辑电路设计

一般步骤
①由实际逻辑问题列出真值表
②由真值表写出逻辑表达式
③化简、变换输出逻辑表达式
④画出逻辑图

组合逻辑电路中的冒险

前面分析组合逻辑电路时，没有考虑门电路的延迟时间对电路的影响。实际上，由于门电路延迟时间的关系，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。
1

判断竞争冒险的方法
在n个变量的逻辑函数表达式中，给n-1个变量以特定取值（0/1）之后，如果表达式中仅保留某个具有竞争能力的变量x，使逻辑函数表达式变成的形式，则实现该函数表达式的逻辑电路存在冒险。

消除冒险的方法是增加冗余项。

卡诺图法判断竞争冒险：有圈相切，则有竞争冒险。
1

消除冒险的方法
①发现并消去互补变量

②增加乘积项

③输出端并联电容器
如果逻辑电路在较慢速度下工作，为了消去冒险，可以在输出端并联一电容，其容量在4~20pF之间，该电容和门的输出电阻构成RC低通网络，对窄脉冲起平滑作用。

第四章 常用组合逻辑功能器件

编码器

将信息（如数和字符等）转换成符合一定规则的二进制代码
二进制编码器
用n位二进制代码对N=2^n个特定信息进行编码的逻辑电路
输入端不允许有两个或者两个以上的信号同时存在，即某一给定时刻，该编码器只能对一个输入信号进行编码，即输入信号是一组相互排斥的变量。
4线-2线编码器电路图
①编码器在任何时候只允许有一个输入信号有效
②电路无X0输入端
③电路无输入时，编码器的输出与X0编码等效

优先编码器
高电平有效/低电平有效
普通编码器：输入信号互斥
优先编码器：输入信号单边排斥

带输出使能端的优先编码器：
**输出使能端：**用于判别电路是否有信号输入
**优先：**对输入信号按轻重缓急排序，当有多个信号同时输入时，只对优先权高的一个信号进行编码。

二-十进制编码器
输入：I0,I1,I2,…I9表示十个要求编码的信号
输出：BCD码
电路有十根输入线，四根输出线，常称为10线-4线编码器

通用编码器集成电路
8线-3线优先编码器74148
功能说明
①74148为8线-3线优先编码器，HPRI是最高位优先编码器的说明
②编码器输入为低电平有效，输出为3位二进制反码。
③EI端位输入使能端。
④EO为选通输出端

⑤GS为扩展输出端
eg 例题

扩展

10线-4线优先编码器74147

译码器

译码是编码的逆过程，作用是将一组码转换为确定信息。
二进制译码器
输入：二进制代码，有n个
输出：2^n个特定信息
译码器电路结构
在这里插入图片描述
译码器的使能控制输入端
①利用使能输入控制端，既能使电路正常工作，也能使电路处于禁止工作状态
②利用使能端输入控制端，能实现译码器容量扩展

通用译码器集成电路
74138带使能端3线-8线译码器

特性：
①逻辑表达式
②电路输出低电平有效
③

eg：真值表
可选方法

电路图

数据分配器

数据分配器一般用带使能控制端的二进制译码器实现。

数据选择器

从多路输入数据中选择其中一路送至输出端，简称MUX。

eg:

eg：



eg：

eg

算数运算电路

算术运算电路的核心为加法器
半加器
仅考虑两个一位二进制数相加，不考虑低位的进位，称为半加，
全加器
在多位数相加时，除了=考虑本位的两个加数外，还需要考虑低位向本位的进位。