cache是一种高速缓冲器，是为了解决CPU和主存之间速度不匹配而采用的重要技术。
（虽然低位交叉编织优化了速度不匹配的问题，但是优化后的速度和CPU的差距依然很大，所以需要更高速的储存单元）
多模块交叉存储器（并行技术）
多体：多个存储器模块。
交叉：多模块交叉寻址。
高位交叉编址：（顺序方式）
访问一个连续主存块时，总是现在一个模块内访问，等到该模块访问完才转到下一个模块访问，CPU总是按顺序访问存储模块，存储模块不能被并行访问，因而不能提高存储器的吞吐率。
PS：高位多体交叉存储器虽不能满足程序的连续读取，但仍可能一次连续读出彼此地址相差一个存储体容量的4个字。
低位交叉编址：（交叉方式）
可通过流水线并行存取，提高存储器带宽
（提高储存器的工作速度，eg:m个模块组成的低位交叉编址储存器，可以将带宽提升为m倍）。