oppo面试问题

1. FPGA是怎么供时钟的，and why?
   FPGA内部没有时钟，需要外部晶振及相关辅助电路产生外部时钟信号，输入进FPGA之后再通过PLL等进行分频
   参考：【 FPGA 】时钟简介
2. FIFO的设计，需要注意哪些问题？对读写时钟有没有要求，是否需要要求二者之间差距不能过大？
   异步FIFO用得更多，难点在空满标志的判断上，多用于跨时钟域数据传输（异步FIFO的跨时钟域问题也是一个难点）。
   参考：深入理解FIFO（包含有FIFO深度的解释）
3. FPGA约束，涉及到哪些约束？
   位置约束和时序约束，后者是难点，会涉及到建立保持时间。参考中提到的PLL/MMCM相位的约束，跨时钟域（CDC：clock domain crossing）的约束等芯片内部的约束也需要进一步了解
   参考：请问fpga的约束有哪些呢？