ZCU102 Zynq MPSoC IP设置与说明

1. 前言

2. 设置与说明

2.1 PS UltraScale+ Block Design

图形化设置界面，可以快速定位到需要勾选的外设或者资源。
最终设置完成的效果如下图。

2.2 I/O Configuration

2.2.1 Bank0-3电压：

Bank电压是由硬件电路决定的，ZCU102的4个Bank电压都是LVCOMS18

2.2.2 Low Speed

QSPI

1. 选择Dual Parallel x4，平行放置的两块Flash，共同构成8位的Flash
2. 使能Feedback Clk
   

SD卡

1. 选择MIO39-51
2. 使能CD MIO45
3. 使能WP MIO 44
   

CAN

使能CAN1 MIO24,25

I2C

使能I2C0和I2C1

PMU GPO

PMU GPO0~5

UART

使能UART0-1，ZCU102使用的UART转USB，一个USB集成了四路的UART（写博客说明）

GPIO

GPIO按照需求选择

SWDT and TTC

SWDT 和TCC都选上

2.2.3 High Speed

GEM

使能GEM3

USB

1. 使能USB0
2. 同时使能USB3.0 GT Lane2
   

PCIe

1. 选择GT Lane0
2. ZCU102应该是支持x4的，这里选择x1
   

Display port

1. 使能Display Port MIO27~30
2. Single Lower
3. GT Lane1

SATA

1. GT Lane3
   
   其他都不勾选或保持默认。

2.2.4 Reference Clock

参考时钟不勾选

2.3 Clock Configuration

Input Clock

• PS端参考时钟，默认33.33MHz
• PCIe 100MHz
• SATA125MHz
• Display Port 27MHz
• USB0 26MHz
  
  Output Clocks
  选择时钟的源头，由那个PLL提供。
  按照下图进行设置。
  

2.4 DDR Configuration

这个设置很重要！！！
DDR4设置

1. 选择型号DDR4_MICRON
2. Bus Width修改为16bits
3. Device Capacity修改为8192 MBits
4. Cas Write Latency修改为11cycles
5. Row Address Count 修改为16bits
   

2.5 PS-PL Configuration

这个是PS与PL的交互部分，按照需求进行修改。

1. General 使能了一个PL to PS 的IRQ中断
   
   PS-PL Interfaces

2. 使能了两条PS做主，PL做从的HPM总线，位宽默认为128bit
   
   点击 OK 保存

3. 将pl_clk0于总线时钟maxihom0/1_fpd_aclk相连。

4. M_AXI_HPM0_FPD可以于PL端的从设备相连，实现PS于PL端的交互。

2.6 最终效果图