一、设计内容
该项目通过FPGA芯片完成，分为软件和硬件设计，软件主要通过verilog 、VHDL语言完成会议发言限时器，硬件设计外围电路，完成实物。
有verilog和VHDL版本
二、基本要求
1.设置0-99分限时功能，用四位数码管显示。
2.具有暂停和继续计时功能。
3.最后一分钟给出报警提示，结束时也给出长音提示。计时时间误差为±0.1秒/分。
4.led灯开始时候亮起来，然后结束时不亮，并且在暂停时闪烁。
三、主要技术指标
1.电压直流5V，工作电流小于500mA。
2.完成主要功能。
3.电路原理图。
二、设计方案
一、方案框图
功能设计：根据基本要求，将该设计方案分为四个模块：计时与显示模块、暂停与继续按键功能模块、蜂鸣器报警模块、LED显示模块。
1.计时与显示模块
计时范围为0~99分，采用4位数码管显示，即显示00分00秒……89分59秒99分00秒。该模块分为两个部分，即数码管显示部分、计时部分。由于是计时功能，所以需要一个按键进行开始设置，当按下这个开始按键时，开始计时并显示。
2.暂停与继续按键功能模块
暂停与继续功能，采用一个按键完成，当按下该按键时计时暂停，再按下时继续计时，以此循环。同时，需要设计一个消抖模块，对按键进行消抖操作，以避免按键信号抖动对按键按下的判断造成影响。同时，还需要一个复位按键，对在必要的时候可以对计时进行复位操作，即重新从00分00秒开始计时。
3.蜂鸣器报警模块
该蜂鸣器报警模块根据计时的结果进行判断，当计时到89分00秒时，蜂鸣短音提示响起