数字逻辑设计（3）

数字逻辑设计（3）

1. 门电路的级数带头片

门的级数： 电路输入与输出之间串联的逻辑门的最大数值

1）二级电路

AND-OR电路（积之和）
OR-AND电路（和之积）

二级电路有如下8种基本形式

设计电路时推荐使用的是单一逻辑门的电路

设计电路使用与非门、或非门相比与门、或门，（可以使用单一逻辑门设计电路）有以下三个优点
1. 速度快
2. 性价比高
3. 使用的器件种类少

2）三级电路

OR-AND-OR电路

二级电路表达式经过变化也可以使用三级电路表示，虽然逻辑门的个数没有变，但是输入端的个数变少了

前提：忽略输入端原、反变量的差别

2. 使用单一逻辑门设计二级电路

设计方法

1. 与非门

利用最简与或式 $F=\overline{A}B+A\overline{B}$
Method1:两次取反 $(F^{\prime }{)}^{\prime }$

2. 或非门

两次取反

3. 与或非门

3. 多输出电路的设计

3.1 代数法

3.2 卡诺图法

4. 组合逻辑电路设计实例

5. 几种典型的组合逻辑部件

5.1 加法器

1）半加器

2）全加器

方案二：由两个半加器构成



余三码产生器可以使用全加器实现，在8421BCD码的基础上加上3

5.2 并行加法器

变成二级门电路


串行进位方式，四位二进制数就要使用四级电路，而超前进位的并行进位方式只需要二级电路，所以并行进位方式更快

5.3 三态门

下图
左一： 三态恒等门，使能端B给高电平导通
左二： 三态非门，使能端B给高电平导通
右二： 三态恒等门，使能端B给低电平导通
右一： 三态非门，使能端B给低电平导通

一端低电平有效，一端高电平有效，可以设计为选择器，如下

如果两个输入端都是高电平有效，则会导致总线同时接收两个不同的信号，造成总线冲突，产生不确定状态

1. 总线一端输入为不确定信号，无论另一端输入是什么，输出都是不确定信号
2. 总线一端输入为Z高阻状态，输出取决于另一端的输入
   
   三态门的应用
   总线信号输入，E的值已知，A\B\C\D连在总线上，使能端是高电平的一端输入信号到总线，只能交替输入信号，否则产生总线冲突
   

下图中，当三态恒等门的使能端输入为高电平时，将内容输出；使能端是低电平时，将外部内容输入

双向数据总线如何避免总线冲突实现设备之间的数据传输，如下图，
当I/O控制端置为‘1’时，数据从A设备传向B设备
当I/O控制端置为‘0’时，数据从B设备传向A设备

5.4 全减器

$C_{i-1}$低位产生的借位
$C_i$高位产生的借位

OC门可以节省与门的个数

5.5 有限扇入门

首先可以从上图中得到每个输出的表达式，这是一个扇入系数为3的二级电路，不满足要求，所以需要变二级电路为多级电路，实现扇入为2

下图中，可以通过输出表达式的变换找到一些共享项

由变换后的表达式可以设计出扇入系数为2的多级电路，如下图