---

1.存储器分类

2. 存储器的层次结构

一般来说,速度越快,位价越高.容量越大,速度越低.在追求大容量 高速度 低位价的存储器是很难达到的.
因此用一个形象的存储器分层结构图来反映这个问题:

自上而下,位价越来越低,速度越来越慢,容量越来越大.CPU访问的频率也越来越少.

存储器的层次结构主要体现在缓存-主存和主存-辅存这两个存储层次上.

3. 主存储器

3.1 主存储器的基本组成

MDR (Memory Data Register) 存储器数据寄存器,存放存储体某单元取出的代码,或者准备往某存储单元存入的代码,其位数和字长相等.
MAR (Memory Adress Register) 存储器地址寄存器,存放存储单元的地址

图中的驱动器 译码器和读写电路均在制作集成电路之时制作在存储芯片中. MAR和MDR 制作在CPU芯片中.故:

3.2 主存中存储单元地址的分配

主存中各个存储单元的空间位置是由单元地址号来表示的.而地址总线是用来指出存储单元地址号的,根据该地址可读出一个存储字.

为了满足字符处理的需要,常常用8位二进制数表示一个字节.因此存储的字长都取8的倍数.

3.3 主存的技术指标

3.4 半导体储存芯片的基本结构

3.5 半导体储存芯片的译码驱动方式

3.6 静态RAM的基本单元电路

3.7 动态RAM的基本电路单元

三管式:

单管式:

3.8 动态RAM和静态RAM的比较

3.8 只读存储器ROM

3.8.1 EPROM

一种可擦洗可编程的只读存储器.可以有用户对其所存储信息做任意次的改写.
目前使用的较多的EPROM为浮动栅雪崩注入型MOS管构成,又被称作FAMOS型EPROM

3.8.1 EEPROM

EPROM改写方法有两种,一种是用紫外线照射,但擦洗时间比较长,而且不能对个别需要改写的单元进行单独擦写或重洗.另外一种用电气方法将存储内容擦除再重写,甚至在联机条件下,可以按字擦除或按页擦除方式,进行局部擦除和全部擦写.这种EPROM 叫做EEPROM

3.9 存储器与CPU的连接方式

3.9.1 存储容量的扩展

位扩展:增加存储字长

字扩展:增加存储器字的数量

字 位扩展: 既增加存储字的数量,又增加存储字长

3.9.2 存储器和CPU的连接

在存储器和CPU连接时,特别要注意它们片与片之间的地址线 数据线 控制线的连接

地址线的连接:
存储芯片的容量不同,其地址线也不相同,而CPU的地址线数往往要比存储芯片的地址线数要多.通常是将CPU地址线的地位与存储芯片的地址线相连.CPU地址线的高位或作存储芯片扩充时用.或作其他用法,如片选信号等.
数据线的连接:
同样,CPU的数据线数和存储芯片的数据线数也不一定相等,此时必须对存储芯片进行扩位,使得其数据位数与CPU的数据线数相等
读写命令线的连接:
一般可直接与存储芯片的读/写控制端相连,通常高电平为读,低电平为写
片选线的连接:
片选信号的连接是CPU与存储芯片工作的关键,由于储存器是由许多存储芯片叠加组成的.那一片被选中完全取决于该存储芯片的片选控制端CS是否能接收到来自CPU的片选有效信号.

3.10 存储器的校验

为了及时发现数据在存储过程中可能出现的偏差,并及时纠正,通常可将原数据配成海明编码
链接: (看得懂的)海明码的编码和校验方法

4. 高速缓冲存储器 Cache

4.1 Cache 的基本结构

1. Cache 存储体
2. 地址映像变换机构
3. 替换机构

4.2 读数操作流程

5. 辅助存储器

辅助存储器又被称为外部存储器 简称外存.
它具有容量大,速度慢,可脱机保存信息等特点,属于非易失性存储器.