一、基础
https://blog.csdn.net/qq_39507748/article/details/108716370

如果DC综合后不修改任何东西,这种情况下其实基本上是不会出现问题的。但是大多数情况下,在DC之后,会对网表手动做一些处理,这个时候就需要形式验证了。不止DC,DFT或者最后的布局布线之后,只要可能改变逻辑的地方,都可以进行形式验证。
当组合逻辑过短时,容易发送hold违例。从hold的公式可以看出,Tco + Tcomb ≥ Tskew + Thold,一般Tco 和 Thold在器件选定之后我们更改不了。所以通常的做法是让尽可能保证Tcomb大于Tskew,当前者小于后者时容易发生hold违例。那么首选的办法就是减小时钟偏移,在修正了时钟偏移之后还是违例时,再考虑修改组合逻辑。
二、SOC
这个感觉总是会问到,最常用的就是AHB和AXI,最好能把有哪几个模块、有哪些信号,读写数据几种模式(单次、突发)的时序图简单叙述出来,以及这两种总线各自的特点。










三、计算机体系结构