图像处理ASIC设计方法 笔记2 图像边界镜像处理

这本书是图像处理方面ASIC与DSP比较，讲了为什么要用ASIC做图像处理，它的特点和适用场景。读到第一章，（计算卷积的）工作窗口位于图像边界时镜像扩展后的情况。

输入仍然是逐行逐列串行图像数据流，但是在工作窗口内部，根据窗口中心像素的坐标判断窗口位于图像边界的具体位置，由此决定窗口中某个寄存器的值是来自原先的移位寄存器，还是来自与之镜像行/列的寄存器。
每行有一个行缓存。许多单独的寄存器，还有多路选择器，组成了工作窗口位于图像边界时镜像扩展的电路图（schematic）。
核心思路是：多路选择器，有许多个，根据中心像素位于第几行，选择对应的选通支路。

补充网上查到的另一个角度的策略：
图像的镜像用FPGA 实现，共有四种模式：
Mode1: 原图，
Mode2：全镜像，
Mode3:水平镜像，
Mode4：垂直镜像。

Verilog实现镜像源码：

`timescale1ns / 1ps  


module mirror #(  

parameter DW = 8,  

parameter IW = 1920,  

parameter IH = 1080,  

parameter MODE = 0 //0 1 2 3  

)  

(  

input                        pixelclk,  

input                        reset_n,  

input                        i_hsync,  

input                        i_vsync,  

input                        i_de,  

input  [DW*3-1:0]            din,  

input    [11:0]              hcount,//x  

input    [11:0]              vcount,//y  


output    [11:0]             hcount_t,//xt  

output    [11:0]             vcount_t,//yt  

output                       o_hsync,  

output                       o_vsync,  

output                       o_de,  

output  [DW*3-1:0]           dout  

);  


assign o_hsync = i_hsync;  

assign o_vsync = i_vsync;  

assign o_de    = i_de;  

assign dout    = din;   


assign hcount_t = (MODE == 0)?hcount:  

                            (MODE == 1)?(IW-1)-hcount:  

                            (MODE == 2)?(IW-1)-hcount:hcount;  

assign vcount_t = (MODE == 0)?vcount:  

                                (MODE == 1)?(IH-1)-vcount:  

                                (MODE == 2)?vcount:(IH-1)-vcount;     


endmodule
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72