FPGA原理与结构（0）——目录与传送门

一、 简介

        FPGA的设计和软件设计不同，我们所设计的RTL代码最终还是要落实到硬件底层来进行实例化，因此理解硬件底层的内容是很有意义的。

二、可编程逻辑块CLB

        可配置逻辑块CLB（Configurable Logic Block）是xilinx系类FPGA的基本逻辑单元（在各系列中CLB可能有所不同，以下我们主要讨论Xilinx 7系类），是实现时序逻辑电路和组合逻辑电路的主要逻辑资源。

1、可配置逻辑块CLB（Configurable Logic Block）

FPGA原理与结构——可配置逻辑块CLB（Configurable Logic Block）https://blog.csdn.net/apple_53311083/article/details/132102065

2、查找表LUT（Look_Up_Table）

FPGA原理与结构——查找表LUT（Look_Up_Table）https://blog.csdn.net/apple_53311083/article/details/132119947

3、存储单元（Storage Elements）

FPGA原理与结构——存储单元（Storage Elements）https://blog.csdn.net/apple_53311083/article/details/132124347

4、数据选择器MUX（Multiplexers）

FPGA原理与结构——数据选择器MUX（Multiplexers）https://blog.csdn.net/apple_53311083/article/details/132273595

5、移位寄存器（Shift Registers）

FPGA原理与结构——移位寄存器（Shift Registers）https://blog.csdn.net/apple_53311083/article/details/132259262

6、分布式RAM（Distributed RAM,DRAM）

FPGA原理与结构——分布式RAM（Distributed RAM,DRAM）https://blog.csdn.net/apple_53311083/article/details/132239286

7、进位链CARRY 

FPGA原理与结构——进位链CARRYhttps://blog.csdn.net/apple_53311083/article/details/132282247

二、块RAM（BRAM）

        BRAM就是嵌入在FPGA中的整块的RAM资源，是FPGA中重要的存储资源。在早期的FPGA架构中，基本上只使用基于查找表和触发器的逻辑块实现用户电路，可用作存储要素的就只有逻辑块中的触发器。因此很难在芯片上保存大量数据，而有这样需求的应用需要在FPGA上连接外部存储器。但是在很多情况下，FPGA和外部存储器的带宽会成为系统的瓶颈，从而限制整体性能。因此商用的FPGA架构在发展中开始集成高效的片上存储器。这就是我们BRAM的由来。

8、块RAM（Block RAM,BRAM）

FPGA原理与结构——块RAM（Block RAM,BRAM）https://blog.csdn.net/apple_53311083/article/details/132253916

9、RAM IP核原理学习

FPGA原理与结构——RAM IP核原理学习https://blog.csdn.net/apple_53311083/article/details/132326228

10、RAM IP核的使用与测试

FPGA原理与结构——RAM IP核的使用与测试https://blog.csdn.net/apple_53311083/article/details/132359524

11、ROM IP的使用与测试

FPGA原理与结构——ROM IP的使用与测试https://blog.csdn.net/apple_53311083/article/details/132368302

12、FIFO IP核原理学习 
FPGA原理与结构——FIFO IP核原理学习https://blog.csdn.net/apple_53311083/article/details/132378996

13、FIFO IP核的使用与测试 

FPGA原理与结构——FIFO IP核的使用与测试https://blog.csdn.net/apple_53311083/article/details/132471818

三、时钟资源

         时钟，即clock信号，是由晶体经过激发产生的振荡电路。模拟端通过各种技术（PLL,DPLL）产生规律、周期性变化的信号给数字端，数字端使用该信号的边沿进行过赋值（procedural assignment）操作。

14、时钟资源

FPGA原理与结构——时钟资源https://blog.csdn.net/apple_53311083/article/details/132307564

15、时钟IP核原理学习

FPGA原理与结构——时钟IP核原理学习https://blog.csdn.net/apple_53311083/article/details/132497850

16、时钟IP核的使用与测试

FPGA原理与结构——时钟IP核的使用与测试https://blog.csdn.net/apple_53311083/article/details/132689674

未完待续