引言
本专栏至此已经更新了 VCS、DC工具的学习笔记,后面就准备继续学习 PT 工具的学习。分析DC综合后的设计时序。
本篇是 PT 学习的第一篇,作简单的介绍和准备。
参考声明并致谢
PT 系列的学习笔记,主要参考下面的视频链接:
PrimeTime视频教程
知识储备
预布局时序约束
skew:同一时钟,到达不同寄存器对应的路径不同,从而耗时不同,由此产生的时间差就是 skew
uncertainty:包括时钟的 skew 、jitter 等
latency:包括线延迟
布局后时序约束
源延迟
生成时钟
保持时钟 clean
OCV